EP610PC-25T vs EP610PC-15 比較

詳細な並列比較: EP610PC-25T メーカー: Intel および EP610PC-15 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

Intel
EP610PC-25T EP610PC-25T - 16-Macrocell Classic EPLD, 25ns, PDIP-24 | Intel / Altera

EP610PC-25T - 16-Macrocell Classic EPLD, 25ns, PDIP-24 | Intel / Altera

EP610PC-25T ⚠ ラストタイムバイ

仕様比較

パラメータ EP610PC-25T EP610PC-15
ブランド Intel Altera
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 ラストバイ NRND
在庫状況 In Stock In Stock
単価(USD) $28.95 $17.50
Manufacturer Intel (formerly Altera) —
Distributor / Stocking Source Rochester Electronics, LLC —
Device Family Altera Classic EPLD - EP610 —
Device Type Erasable Programmable Logic Device (EPLD, OTP for plastic package) EPLD (Erasable Programmable Logic Device)
Logic Capacity 300 usable gates —
Macro Cells 16 —
Registers 16 —
User I/Os 16 —
Propagation Delay (tPD) 25 ns (speed grade 25) —
Maximum Toggle Frequency [DATA_NEEDED: max fmax] —
Pipelined Data Rate up to 100 MHz Up to 100 MHz
Supply Voltage (VCC) 5 V 5 V (single supply)
Process Technology ECMOS (CMOS, EPROM-based) —
パッケージ PDIP-24 (Plastic DIP, 24-pin, 0.300 in row spacing) PDIP-24 (plastic DIP, 24-pin)
Pinout Compatibility Pin-compatible with EP610DC-25 (CERDIP-24, windowed) —
動作温度 0 °C to +70 °C (commercial) [DATA_NEEDED: operating temperature range]
Programming Method OTP (one-time programmable) via Altera programming hardware —
実装タイプ Through-hole Through-Hole (DIP)
RoHS ステータス [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Shipping Form (T suffix) Tube —
Family — Classic EPLD
Usable Gates — 300 gates
Macrocells — 16
Logic Delay (tPD) — 15 ns (pin-to-pin, -15 speed grade)
Maximum Counter Frequency — 100 MHz (per family datasheet)
Technology — CMOS
Architecture — PAL-type, sum-of-products AND/OR array
TTL Emulation — 100% TTL compatible
ピン数 — 24 pins
Development Tool — Altera MAX+PLUS II
Logic Test Circuitry — On-board for AC/DC verification

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼