EPC2L120N vs EPC2L20U 比較
詳細な並列比較: EPC2L120N メーカー: Intel および EPC2L20U メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。
仕様比較
| パラメータ | EPC2L120N | EPC2L20U |
|---|---|---|
| ブランド | Intel | Altera |
| カテゴリ | FPGA & CPLD | FPGA & CPLD |
| ライフサイクル状態 | Obsolete | ラストバイ |
| 在庫状況 | In Stock | In Stock |
| 単価（USD） | $7.85 | $10.55 |
| Device Type | Configuration Device for SRAM-based LUT FPGAs | — |
| Manufacturer | Intel (formerly Altera) | — |
| Family | EPC2 (Enhanced Configuration Device) | — |
| Memory Capacity | 165,888 bits (400,000 gates equivalent) | — |
| Operating Voltage (VCCIO) | 2.7 V to 3.6 V | — |
| 5V Tolerance | Yes (5V-tolerant I/O) | — |
| Configuration Clock (FPP) | Up to 66 MHz | — |
| Configuration Clock (PS) | Up to 33 MHz | — |
| Internal Oscillator | 8 MHz with programmable divider | — |
| JTAG Interface | IEEE Std 1149.1 compliant, ISP support | — |
| Programming Cycles | 100,000 erase/program cycles | — |
| Sector Erase Time | [DATA_NEEDED: typical sector erase time] | — |
| パッケージ | 84-pin PLCC (J-Lead) | 20-PLCC (PLCC-20) |
| Configuration Schemes | FPP, PS, JTAG, daisy chain | — |
| 動作温度 | [DATA_NEEDED: industrial temp range] | -40C to +85C (industrial) |
| Supported FPGA Families | Cyclone, APEX, FLEX, Mercury, ACEX, Stratix | — |
| RoHS ステータス | unknown | [DATA_NEEDED: RoHS status] |
| メモリサイズ | — | 1.6 Mbit |
| Supply Voltage (VCC) | — | 3.0 V to 3.6 V |
| インターフェースタイプ | — | Serial configuration (DCLK/DATA0) |
| Programmability | — | In-system programmable via IEEE 1532 / JTAG |
| Supported FPGAs | — | APEX II, APEX 20K, Mercury, Stratix, Cyclone, ACEX 1K |
| Configuration Mode | — | Single + Cascade (multi-PROM daisy chain) |
| Compression Support | — | Yes (FPGA decompresses bitstream) |
| 実装タイプ | — | Surface Mount / Socket |
| JTAG Support | — | Yes (IEEE Std 1149.1 boundary scan) |
| ピン数 | — | 20 |
| Lead-Free | — | [DATA_NEEDED: lead-free status] |
| MSLレベル | — | [DATA_NEEDED: MSL level] |