EPC2LS20U vs EPC2LI20 比較

詳細な並列比較: EPC2LS20U メーカー: Altera および EPC2LI20 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EPC2LS20U EPC2LI20
ブランド Altera Altera
カテゴリ Memory ICs Memory ICs
ライフサイクル状態 Obsolete NRND
在庫状況 In Stock In Stock
単価(USD) $4.25 $5.95
Product Type In-System Programmable Configuration PROM —
Memory Density 1.6 Mbit —
Operating Voltage (VCC) 3.3 V —
インターフェース Altera serial configuration / JTAG —
Programming Method In-System Programmable (ISP) via JTAG —
パッケージ 20-PLCC (J-lead, 9x9 mm) —
Lead-Free / RoHS Yes (per "U" suffix) —
動作温度 [DATA_NEEDED: Operating Temperature] -40 C to +85 C (Industrial)
Supported FPGA Families Cyclone I/II, Stratix/II, APEX-II, ACEX-1K, FLEX-10K, FLEX-6000, MAX-7000 —
Configuration Modes PS (Passive Serial), AS, FPP —
JTAG Support Yes (IEEE 1149.1 boundary scan) —
Done Pin Yes (open-drain programmable polarity) —
nSTATUS Pin Yes (open-drain error flag) —
nCONFIG Pin Yes (reset/reconfiguration input) —
DCLK Output Yes (configuration clock to FPGA) —
MSLレベル [DATA_NEEDED: MSL Level] [DATA_NEEDED: MSL level]
Compliance RoHS (Pb-free per U suffix) —
メモリサイズ — 1.6 Mb (1,572,864 bits)
メモリタイプ — Flash (in-system programmable)
Programmable Type — In System Programmable (ISP)
機能 — Configuration PROM for SRAM-based FPGAs
Supply Voltage - Operating — 3.0 V to 3.6 V and 4.5 V to 5.5 V (auto-sensing)
パッケージ / ケース — 20-PLCC (J-lead, 9x9 mm)
実装タイプ — Surface Mount (PLCC socket-compatible)
Configuration Interface — Serial or Byte-wide (parallel)
Decompression — On-chip (supports compressed bitstreams)
JTAG / ISP Interface — IEEE 1532 (TCK, TMS, TDI, TDO)
Multi-Device Support — Yes (daisy-chain configuration)
User-Accessible Memory — Yes (unused flash available to user logic)
RoHS ステータス — [DATA_NEEDED: RoHS status]

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼