EPC2TC32UCAD48 vs EPC2TC32UCAF 比較

詳細な並列比較: EPC2TC32UCAD48 メーカー: Altera および EPC2TC32UCAF メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EPC2TC32UCAD48 EPC2TC32UCAF
ブランド Altera Altera
カテゴリ Memory ICs FPGA & CPLD
ライフサイクル状態 NRND Obsolete
在庫状況 In Stock In Stock
単価(USD) $10.40 $9.95
メモリタイプ In-System Programmable Configuration PROM (Flash) —
Density 1.6 Mbit —
Configuration Clock 10 MHz max —
インターフェース Serial (AS) / Parallel (FPP, PS) / JTAG (IEEE 1149.1) —
電源電圧 3.3 V (typical) —
Programmability In-system via JTAG (ISP), 100,000 erase/write cycles —
動作温度範囲 -40 C to +85 C (industrial, U-suffix) —
パッケージ 32-TQFP (7x7 mm, 0.8 mm pitch) 32-pin TQFP (CAF48), 7x7 mm
ピン数 32 —
Cascade Support Yes (multi-device daisy-chain) —
Multi-Boot Support Yes (Altera remote system upgrade) —
Compatible FPGAs Altera Cyclone, Stratix, APEX, ACEX, Mercury families —
RoHS ステータス Compliant [DATA_NEEDED: RoHS compliance status]
Lead-Free Yes [DATA_NEEDED: lead-free status]
MSLレベル 3 (168 hours) [DATA_NEEDED: MSL rating]
Device Type — Configuration PROM (CPLD-style boot memory)
Memory Density — 1.6 Mbit
Supported FPGA Families — Altera APEX, Cyclone, Stratix, FLEX (LUT devices)
Supply Voltage (VCC) — 3.0 V to 3.6 V
I/O Logic Levels — 3.3 V / 2.5 V compatible
Configuration Interface — FLEX passive serial / passive parallel synchronous / passive parallel asynchronous
Programming Interface — IEEE 1149.1 (JTAG) in-system programmable
Daisy-Chain Support — Yes (via nCASC pin, multi-device FLEX chain)
Compression Support — Altera bitstream compression compatible
実装タイプ — Surface Mount
動作温度 — [DATA_NEEDED: operating temperature range]
ハロゲンフリー — [DATA_NEEDED: halogen-free status]

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼