EPC2TC32UCAF48 vs EPC2TC32UCAF 比較

詳細な並列比較: EPC2TC32UCAF48 メーカー: Altera および EPC2TC32UCAF メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EPC2TC32UCAF48 EPC2TC32UCAF
ブランド Altera Altera
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 Obsolete Obsolete
在庫状況 In Stock In Stock
単価(USD) $14.20 $9.95
メモリサイズ 1.6 Mb —
Device Family EPC2 (Enhanced Configuration Device) —
Programmability In-system programmable (ISP) via JTAG —
インターフェース 4-wire serial (nCS, DCLK, DATA, nINIT_CONF) + JTAG —
Supply Voltage (VCC) 3.3 V nominal 3.0 V to 3.6 V
FPGA Compatibility Altera SRAM-based LUT FPGAs (Cyclone, Stratix, APEX, ACEX, FLEX, MAX 9000) —
Cascading Supported for bitstreams larger than 1.6 Mb —
パッケージ 32-pin TQFP (CAF48 designation per Altera ordering code) 32-pin TQFP (CAF48), 7x7 mm
動作温度 [DATA_NEEDED: commercial 0-70C vs industrial -40-85C variant] [DATA_NEEDED: operating temperature range]
Data Retention 10 years typical (EEPROM-based) —
Programming Cycles 100 cycles minimum (EEPROM endurance) —
Process Technology CMOS EEPROM —
実装タイプ Surface Mount Surface Mount
MSLレベル [DATA_NEEDED: MSL classification] [DATA_NEEDED: MSL rating]
RoHS ステータス [DATA_NEEDED: per ordering code; older CAF48 lots were non-RoHS] [DATA_NEEDED: RoHS compliance status]
Device Type — Configuration PROM (CPLD-style boot memory)
Memory Density — 1.6 Mbit
Supported FPGA Families — Altera APEX, Cyclone, Stratix, FLEX (LUT devices)
I/O Logic Levels — 3.3 V / 2.5 V compatible
Configuration Interface — FLEX passive serial / passive parallel synchronous / passive parallel asynchronous
Programming Interface — IEEE 1149.1 (JTAG) in-system programmable
Daisy-Chain Support — Yes (via nCASC pin, multi-device FLEX chain)
Compression Support — Altera bitstream compression compatible
Lead-Free — [DATA_NEEDED: lead-free status]
ハロゲンフリー — [DATA_NEEDED: halogen-free status]

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼