EPC4QC100 vs EPC16QC-100T 比較

詳細な並列比較: EPC4QC100 メーカー: Altera および EPC16QC-100T メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EPC4QC100 EPC16QC-100T
ブランド Altera Altera
カテゴリ Memory ICs Memory ICs
ライフサイクル状態 Obsolete Obsolete
在庫状況 In Stock In Stock
単価(USD) $11.40 $14.50
機能 In-System Programmable Configuration PROM for FPGAs —
メモリタイプ Flash Flash Configuration PROM (in-system programmable)
メモリサイズ 4 Mb —
Supply Voltage (Core and I/O) 3.3 V —
Maximum Configuration Clock 66 MHz —
インターフェース Serial / Fast Passive (Altera FPGAs) —
In-System Programmability IEEE Std. 1532 compliant —
JTAG Support Yes (boundary scan + ISP via Jam STAPL) —
nINIT_CONF Pin Yes (triggers FPGA configuration via private JTAG instruction) —
パッケージ 100-pin PQFP (20x14 mm) 100-pin PQFP (20 x 14 mm), 0.65 mm pitch
動作温度 0C to +70C (commercial) [DATA_NEEDED: Operating temperature range]
実装タイプ Surface Mount Surface Mount
RoHS ステータス unknown unknown
Lead-Free unknown unknown
Compatible FPGA Families Stratix, Cyclone, APEX, Mercury, ACEX —
Memory Density — 16 Mbit (2 Mbyte)
Supported FPGA Families — Stratix, APEX II, APEX 20K, Mercury, ACEX 1K, FLEX 10K
Configuration Data Width — 8-bit or 16-bit (cascaded dual-device mode)
Configuration Modes — Serial (single device), Parallel (two cascaded devices)
Data Compression Support — Yes (35% to 55% bitstream reduction typical)
JTAG / Boundary Scan — IEEE 1149.1 compliant, in-system programmable
電源電圧 — 3.3 V
Cascade Interface — nCE / nOE handshake for multi-device chains
Programming Interface — JTAG (IEEE 1149.1) and serial
Endurance — [DATA_NEEDED: Program/erase cycle rating]
Data Retention — [DATA_NEEDED: Data retention specification]
MSLレベル — [DATA_NEEDED: Moisture sensitivity level]

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼