EPM3512AFC256C vs EPM3512AFC256-7 比較
詳細な並列比較: EPM3512AFC256C メーカー: Intel および EPM3512AFC256-7 メーカー: Intel。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。
Intel
EPM3512AFC256-7 - 512-Macrocell MAX 3000A CPLD, 7.5ns, BGA-256 | Intel
EPM3512AFC256-7 ⚠ ラストタイムバイ仕様比較
| パラメータ | EPM3512AFC256C | EPM3512AFC256-7 |
|---|---|---|
| ブランド | Intel | Intel |
| カテゴリ | FPGA & CPLD | FPGA & CPLD |
| ライフサイクル状態 | ラストバイ | ラストバイ |
| 在庫状況 | In Stock | In Stock |
| 単価（USD） | $27.95 | $58.40 |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Macrocells | 512 | 512 |
| Logic Array Blocks (LABs) | 16 | 16 |
| Maximum User I/Os | 208 | — |
| Dedicated Input Pins | 12 | — |
| パッケージ | 256-ball FineLine BGA (FC) | 256-ball FineLine BGA (FBGA-256) |
| 動作温度 | 0C to +70C (Commercial) | [DATA_NEEDED: operating temperature grade] |
| Speed Grade | C (per datasheet ordering code) | — |
| Configuration Technology | EEPROM (non-volatile, instant-on) | — |
| Core Voltage | 3.3 V | — |
| I/O Standards Supported | MultiVolt: 5.0 V, 3.3 V, 2.5 V | — |
| JTAG Support | IEEE 1149.1 Boundary Scan | — |
| PCI Compliance | PCI SIG Local Bus Specification Revision 2.2 | — |
| Programming | In-system programmable via JTAG | EEPROM, IEEE 1149.1 JTAG ISP (IEEE 1532-compliant) |
| RoHS ステータス | [DATA_NEEDED: RoHS compliance status] | [DATA_NEEDED: RoHS status] |
| 実装タイプ | Surface Mount | Surface Mount |
| User I/O Pins | — | 212 |
| Usable Gates | — | 10,000 |
| Pin-to-Pin Logic Delay | — | 7.5 ns |
| Counter Frequency (max) | — | 227.3 MHz |
| Supply Voltage - Core (VCCINT) | — | 3.0 V to 3.6 V (3.3 V typ.) |
| I/O Voltage (VCCIO) | — | 5.0 V / 3.3 V / 2.5 V (MultiVolt) |
| Configuration Memory | — | Non-volatile EEPROM |