EPM3512AQC208-7N vs EPM3512AQI208-7 比較

詳細な並列比較: EPM3512AQC208-7N メーカー: Altera および EPM3512AQI208-7 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

Altera
EPM3512AQC208-7N EPM3512AQC208-7N - 512-Macro MAX 3000A CPLD, 208-PQFP | Altera

EPM3512AQC208-7N - 512-Macro MAX 3000A CPLD, 208-PQFP | Altera

EPM3512AQC208-7N ⚠ ラストタイムバイ

仕様比較

パラメータ EPM3512AQC208-7N EPM3512AQI208-7
ブランド Altera Altera
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 ラストバイ NRND
在庫状況 In Stock In Stock
単価(USD) $41.41 $9.85
Family MAX 3000A MAX 3000A
Logic Capacity 512 macrocells, 10,000 usable gates —
Logic Array Blocks (LABs) 32 16
Macrocells per LAB 16 —
User I/Os 172 —
Propagation Delay (tPD) 7.5 ns —
Maximum Frequency (fCNT) 116.3 MHz —
Supply Voltage (VCCINT) 3.3 V (3.0 V to 3.6 V) —
I/O Bank Count 4 (MultiVolt) —
Supported I/O Standards 1.8 V / 2.5 V / 3.3 V LVTTL/LVCMOS —
Process Technology 0.30 µm CMOS EEPROM —
Configuration Non-volatile EEPROM, in-system programmable (ISP) —
JTAG Interface IEEE 1149.1 BST + IEEE 1532 ISP —
パッケージ 208-Pin PQFP / FQFP-208 (Plastic Quad Flat Pack, gull-wing) 208-pin PQFP
動作温度 0 °C to +70 °C (commercial) -40C to +85C (industrial)
RoHS ステータス Compliant —
Speed Grade -7 -7
Device Type — CPLD (Complex Programmable Logic Device)
Usable Gates — 10,000
Macro Cells — 512
Maximum Operating Frequency — 116.3 MHz
Pin-to-Pin Delay (tPD) — [DATA_NEEDED: tPD in ns]
Core Supply Voltage (VCCINT) — 3.3 V
I/O Supply Voltage (VCCIO) — 2.5 V / 3.3 V / 5.0 V
Programmability — Non-volatile, in-system programmable (IEEE Std. 1532)
JTAG Support — Yes (IEEE 1149.1 boundary scan + ISP)
User I/O Pins — [DATA_NEEDED: user I/O count for PQFP-208]
実装タイプ — Surface Mount
Lead-Free / RoHS — Compliant per Altera product page

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼