EPM3512AQC208-7N vs EPM3512AQI208-7 비교

다음의 상세 나란히 비교: EPM3512AQC208-7N 제조: Altera 및 EPM3512AQI208-7 제조: Altera. 주요 사양, 전기적 파라미터, 패키징, 수명 주기 상태, 가격 및 재고를 비교하여 설계 요구 사항에 가장 적합한 부품을 결정하십시오.

Altera
EPM3512AQC208-7N EPM3512AQC208-7N - 512-Macro MAX 3000A CPLD, 208-PQFP | Altera

EPM3512AQC208-7N - 512-Macro MAX 3000A CPLD, 208-PQFP | Altera

EPM3512AQC208-7N ⚠ 최종 구매

사양 비교

파라미터 EPM3512AQC208-7N EPM3512AQI208-7
브랜드 Altera Altera
카테고리 FPGA & CPLD FPGA & CPLD
수명 주기 상태 최종 구매 NRND
재고 상태 In Stock In Stock
단가 (USD) $41.41 $9.85
Family MAX 3000A MAX 3000A
Logic Capacity 512 macrocells, 10,000 usable gates —
Logic Array Blocks (LABs) 32 16
Macrocells per LAB 16 —
User I/Os 172 —
Propagation Delay (tPD) 7.5 ns —
Maximum Frequency (fCNT) 116.3 MHz —
Supply Voltage (VCCINT) 3.3 V (3.0 V to 3.6 V) —
I/O Bank Count 4 (MultiVolt) —
Supported I/O Standards 1.8 V / 2.5 V / 3.3 V LVTTL/LVCMOS —
Process Technology 0.30 µm CMOS EEPROM —
Configuration Non-volatile EEPROM, in-system programmable (ISP) —
JTAG Interface IEEE 1149.1 BST + IEEE 1532 ISP —
패키지 208-Pin PQFP / FQFP-208 (Plastic Quad Flat Pack, gull-wing) 208-pin PQFP
동작 온도 0 °C to +70 °C (commercial) -40C to +85C (industrial)
RoHS 상태 Compliant —
Speed Grade -7 -7
Device Type — CPLD (Complex Programmable Logic Device)
Usable Gates — 10,000
Macro Cells — 512
Maximum Operating Frequency — 116.3 MHz
Pin-to-Pin Delay (tPD) — [DATA_NEEDED: tPD in ns]
Core Supply Voltage (VCCINT) — 3.3 V
I/O Supply Voltage (VCCIO) — 2.5 V / 3.3 V / 5.0 V
Programmability — Non-volatile, in-system programmable (IEEE Std. 1532)
JTAG Support — Yes (IEEE 1149.1 boundary scan + ISP)
User I/O Pins — [DATA_NEEDED: user I/O count for PQFP-208]
실장 유형 — Surface Mount
Lead-Free / RoHS — Compliant per Altera product page

데이터시트 & 자료

모든 제품 보기 BOM 생성 견적 요청