EPM5016DC-20 vs EPM5032DC-2 比較

詳細な並列比較: EPM5016DC-20 メーカー: Altera および EPM5032DC-2 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EPM5016DC-20 EPM5032DC-2
ブランド Altera Altera
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 Obsolete Obsolete
在庫状況 In Stock In Stock
単価(USD) $16.50 $8.75
Family MAX 5000 —
Device Type EPLD (UV-Erasable Programmable Logic Device) —
Macrocells 16 32
Product Terms 160 —
Dedicated Inputs 7 —
I/O Pins 8 —
Propagation Delay (tPD) 20 ns —
最大クロック周波数 62.5 MHz —
Maximum Supply Voltage 5.25 V —
Nominal Supply Voltage 5.0 V —
Process Technology CMOS, UV-erasable —
Architecture PAL-type macrocell with Programmable Interconnect Array (PIA) —
Package Type 20-pin Ceramic DIP (Cerdip) with UV window —
Package Suffix Code DC = Ceramic DIP, Commercial —
Speed Grade -20 = 20 ns tPD -2 (tPD ~25 ns, commercial)
動作温度 [DATA_NEEDED: operating temperature range] 0C to +70C (commercial grade)
Programming Method UV erase + EPROM-style programming via Altera programming hardware —
RoHS ステータス [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS compliance - CDIP package typically pre-RoHS]
Product Type — CPLD (Complex Programmable Logic Device)
Series — MAX 5000
Usable Gates (typical) — 600
Logic Array Blocks (LABs) — 4
パッケージ — 20-pin CDIP (Ceramic DIP)
Configuration Memory — EPROM (one-time programmable per generation; UV-erasable variants exist)
Supply Voltage (VCC) — 5 V (single supply, +/-5%)
Programmable Pins / I/O — 20 pins (JEDEC-standard 0.300" ceramic DIP)
Programming Interface — Altera ByteBlaster / parallel-port JTAG-style ISP
Interconnect — Programmable Interconnect Array (PIA) with deterministic timing
実装タイプ — Through-Hole (DIP)
MSLレベル — Not applicable (through-hole hermetic ceramic)

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼