EPM5192GM883B-2 vs EPM5192GM 比較

詳細な並列比較: EPM5192GM883B-2 メーカー: Altera および EPM5192GM メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EPM5192GM883B-2 EPM5192GM
ブランド Altera Altera
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 NRND Obsolete
在庫状況 In Stock In Stock
単価(USD) $142.00 $58.00
Family MAX 5000 —
Device Type CPLD (Complex Programmable Logic Device), UV-erasable UV Erasable Programmable Logic Device (PLD)
Macrocells 192 —
Propagation Delay (tPD) 45 ns (-2 speed grade) —
Maximum Internal Clock Frequency 33.3 MHz —
Supply Voltage (VCC, nominal) 5 V —
Technology 5 V CMOS CMOS
Dedicated Inputs 7 —
User I/O Pins 64 —
パッケージ 84-pin Ceramic Pin Grid Array (CPGA), code S-CPGA-P84 CPGA-84 (Ceramic Pin Grid Array, 84 pins, windowed)
Package Outline 28.45 mm square (approx.) —
Military Screening MIL-STD-883 (per '883' suffix) —
実装タイプ Through-hole PGA socket Through-Hole (PGA)
動作温度 [DATA_NEEDED: operating temperature range] [DATA_NEEDED: commercial/industrial/military grade]
RoHS ステータス non_compliant (ceramic CPGA with MIL-STD-883 screening) Non-compliant (contains lead in ceramic PGA)
JEDEC Package Code S-CPGA-P84 —
Product Family — MAX 5000
Number of Macrocells — 192
Usable Gates — 3,750
Pin-to-Pin Delay (tPD) — 15 ns (fastest speed grade); 55 ns (this part)
Counter Frequency (fCNT) — up to 76.9 MHz
Propagation Delay (tPD, this part) — 55 ns
Erasure Method — UV (windowed ceramic package)
電源電圧 — [DATA_NEEDED: typical VCC range]
Maximum User I/O — [DATA_NEEDED: exact I/O count for CPGA-84]
Process Node — [DATA_NEEDED: CMOS process geometry]
Programming Interface — JTAG-compatible (per MAX 5000 family)

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼