EPM7096QC100-10 vs EPM7096QC100-7 比較

詳細な並列比較: EPM7096QC100-10 メーカー: Altera および EPM7096QC100-7 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

Altera
EPM7096QC100-7 EPM7096QC100-7 - MAX 7000 CPLD, 96 Macrocells, 7.5ns | Altera

EPM7096QC100-7 - MAX 7000 CPLD, 96 Macrocells, 7.5ns | Altera

EPM7096QC100-7 ⚠ ラストタイムバイ

仕様比較

パラメータ EPM7096QC100-10 EPM7096QC100-7
ブランド Altera Altera
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 Obsolete ラストバイ
在庫状況 In Stock In Stock
単価(USD) $7.10 $31.00
Family MAX 7000 MAX 7000
Macrocells 96 96
Logic Array Blocks 4 —
User I/O Pins 76 —
Propagation Delay (tPD) 10 ns —
Maximum Operating Frequency 100 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V —
Technology EEPROM-based CMOS —
Programming Interface ByteBlaster / parallel (JTAG ISP on MAX 7000S variants) JTAG (IEEE 1149.1) / ByteBlaster
Boundary Scan IEEE Std. 1149.1 (JTAG) on MAX 7000S —
PCI Compliance Yes (PCI SIG Local Bus Specification Rev. 2.2 at -10 speed grade) —
動作温度 0 °C to +70 °C (commercial) 0C to +70C (commercial)
パッケージ 100-pin PQFP (R-PQFP-G100, 20×14 mm, 0.65 mm pitch) —
実装タイプ Surface Mount Surface Mount
RoHS ステータス [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS status]
Series — MAX 7000
Product Type — CPLD (Complex Programmable Logic Device)
Programmable Type — EE PLD (EEPROM-based, in-system programmable)
User I/Os — 76
Logic Elements / Gates — 1800 gates (typical)
Pin-to-Pin Delay (tPD) — 7.5 ns
Maximum Frequency (fMAX) — 125 MHz
Supply Voltage - Internal — 4.75 V to 5.25 V
パッケージ / ケース — 100-BQFP (PQFP-100, 20x14 mm, 0.65 mm pitch)
Supplier Device Package — 100-PQFP (20x14)
Program Memory — EEPROM (non-volatile, in-system programmable)

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼