EPM7128STC100-15N vs EPM7128SQC100-7N 比較

詳細な並列比較: EPM7128STC100-15N メーカー: Intel および EPM7128SQC100-7N メーカー: Intel。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EPM7128STC100-15N EPM7128SQC100-7N
ブランド Intel Intel
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 Obsolete Obsolete
在庫状況 In Stock In Stock
単価(USD) $9.20 $7.10
Product Type CPLD (Complex Programmable Logic Device) —
Family MAX 7000S MAX 7000S
Usable Gates 2,500 2,500
Macro Cells 128 —
Logic Array Blocks (LABs) 8 (16 macro cells each) —
Maximum User I/O 84 —
Pin-to-Pin Logic Delay (tPD) 15 ns (-15 speed grade) —
Maximum Internal Frequency 76.9 MHz —
Supply Voltage (VCC) 5 V (4.75 V to 5.25 V) —
Supply Voltage (VCCIO) 3.3 V or 5 V (per bank) —
Technology CMOS EEPROM, in-system programmable —
パッケージ 100-pin TQFP 100-pin PQFP (QFP-100)
動作温度 0C to +70C (commercial) 0C to +70C (commercial)
JTAG (IEEE 1149.1) Yes - in-system programming —
Output Options Totem-pole or open-drain (per pin) —
Dedicated Inputs 4 global inputs —
RoHS ステータス Non-RoHS (legacy SnPb finish typical) Compliant (lead-free 'N' suffix)
ライフサイクル状態 Obsolete (PDN effective 2017-06-01) —
Device Type — CPLD - Complex Programmable Logic Device
Program Memory Type — EEPROM
Number of Macrocells — 128
Number of Logic Array Blocks — 8
Number of Global Clocks — 2
Product Terms per Macrocell — 32
System Gates — 5,000 (max)
Maximum User I/Os — 84
Pin-to-Pin Delay (tPD) — 7.5 ns
Counter Speed — 175.4 MHz
In-System Programmability — Yes (IEEE 1149.1 JTAG)
Operating Voltage (Core) — 5.0 V
I/O Standard Support — multiVolt (2.5V, 3.3V, 5.0V)
Process Technology — 0.30 µm CMOS EEPROM
Security Bit — Programmable (one per device)

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼