EPM7128STC100-15N vs EPM7128STC100-10 比較
詳細な並列比較: EPM7128STC100-15N メーカー: Intel および EPM7128STC100-10 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。
Intel
EPM7128STC100-15N - 128-Macro Cell CPLD, 15ns, 100-TQFP | Intel / Altera
EPM7128STC100-15N ObsoleteAltera
EPM7128STC100-10 - 128-Macro MAX 7000S CPLD, 10ns TQFP-100 | Intel / Altera
EPM7128STC100-10 Obsolete仕様比較
| パラメータ | EPM7128STC100-15N | EPM7128STC100-10 |
|---|---|---|
| ブランド | Intel | Altera |
| カテゴリ | FPGA & CPLD | FPGA & CPLD |
| ライフサイクル状態 | Obsolete | Obsolete |
| 在庫状況 | In Stock | In Stock |
| 単価（USD） | $9.20 | $7.10 |
| Product Type | CPLD (Complex Programmable Logic Device) | — |
| Family | MAX 7000S | MAX 7000S |
| Usable Gates | 2,500 | 2,500 |
| Macro Cells | 128 | 128 |
| Logic Array Blocks (LABs) | 8 (16 macro cells each) | — |
| Maximum User I/O | 84 | — |
| Pin-to-Pin Logic Delay (tPD) | 15 ns (-15 speed grade) | — |
| Maximum Internal Frequency | 76.9 MHz | — |
| Supply Voltage (VCC) | 5 V (4.75 V to 5.25 V) | — |
| Supply Voltage (VCCIO) | 3.3 V or 5 V (per bank) | — |
| Technology | CMOS EEPROM, in-system programmable | — |
| パッケージ | 100-pin TQFP | TQFP-100 (C100) |
| 動作温度 | 0C to +70C (commercial) | 0C to +70C (commercial) |
| JTAG (IEEE 1149.1) | Yes - in-system programming | — |
| Output Options | Totem-pole or open-drain (per pin) | — |
| Dedicated Inputs | 4 global inputs | — |
| RoHS ステータス | Non-RoHS (legacy SnPb finish typical) | [DATA_NEEDED: RoHS compliance status not in provided data] |
| ライフサイクル状態 | Obsolete (PDN effective 2017-06-01) | — |
| Device Type | — | CPLD (Complex Programmable Logic Device) |
| User I/Os | — | 84 |
| Logic Array Blocks | — | 8 (16 macrocells per LAB) |
| Propagation Delay (tPD) | — | 10 ns |
| Internal Counter Frequency (fCNT) | — | 100 MHz |
| Logic Family | — | CMOS |
| Supply Voltage (VCCINT) | — | 5 V |
| MultiVolt I/O Voltage | — | 3.3 V / 5 V |
| ピン数 | — | 100 |
| 実装タイプ | — | Surface Mount |
| Programmability | — | In-System Programmable (JTAG, IEEE 1149.1), EEPROM |