EPM7256SRC208-10 vs EPM7256SQC208-7N 比較

詳細な並列比較: EPM7256SRC208-10 メーカー: Intel および EPM7256SQC208-7N メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EPM7256SRC208-10 EPM7256SQC208-7N
ブランド Intel Altera
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 Obsolete Obsolete
在庫状況 In Stock In Stock
単価(USD) $27.20 $27.20
Family MAX 7000S MAX 7000S
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Number of Macrocells 256 —
Number of Logic Array Blocks (LABs) 16 —
Number of Gates 5000 —
Number of User I/O Pins 164 —
Maximum Propagation Delay (tPD) 10 ns —
Maximum Operating Frequency 100 MHz —
Supply Voltage (Internal) 4.75 V to 5.25 V —
Programmable Type In System Programmable (ISP, JTAG) —
Configuration Technology EEPROM —
パッケージ 208-pin RQFP (BFQFP) exposed pad, 28x28 mm 208-pin PQFP (Plastic Quad Flat Pack)
実装タイプ Surface Mount Surface Mount
動作温度 0C to +70C (TA, commercial) Commercial (0C to +70C)
Terminal Form Gull Wing —
Package Shape Square —
Product Status Obsolete —
RoHS ステータス [DATA_NEEDED: RoHS status] Compliant (N suffix = lead-free)
Macrocells — 256
Usable Gates — 5,000
Logic Array Blocks (LABs) — 16
User I/O Pins — 164
Speed Grade — -7 (7.5 ns pin-to-pin)
Maximum Frequency — 128.2 MHz
Supply Voltage (VCC) — 5 V
Technology — CMOS EEPROM
Configuration Memory — Non-volatile EEPROM (no external config needed)
JTAG Interface — IEEE 1149.1 boundary-scan (ISP capable)
Minimum DC Input Voltage — -0.5 V
Input Undershoot Tolerance — -2.0 V for <100 mA, <20 ns
Pin-to-Pin Delay (tPD) — 7.5 ns
Open-Drain Output — Optional per I/O pin

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼