EPM9320ALC84-20 vs EPM9320ALC84-15 比較
詳細な並列比較: EPM9320ALC84-20 メーカー: Altera および EPM9320ALC84-15 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。
仕様比較
| パラメータ | EPM9320ALC84-20 | EPM9320ALC84-15 |
|---|---|---|
| ブランド | Altera | Altera |
| カテゴリ | FPGA & CPLD | FPGA & CPLD |
| ライフサイクル状態 | NRND | NRND |
| 在庫状況 | In Stock | In Stock |
| 単価（USD） | $10.50 | $9.95 |
| Family | MAX 9000 | MAX 9000 CPLD |
| Device Type | EPLD (Erasable Programmable Logic Device) | — |
| Macrocells | 320 | 320 |
| Logic Array Blocks (LABs) | 16 | 16 |
| Maximum User I/Os | 212 | — |
| Pin-to-Pin Delay (tPD) | 20 ns | — |
| パッケージ | PLCC-84 | 84-pin PLCC (S-PQCC-J84, J-lead) |
| Process Technology | 0.5 µm CMOS EEPROM | — |
| 電源電圧 | 5.0 V | — |
| Programmability | In-system via IEEE 1149.1 JTAG | — |
| 動作温度 | [DATA_NEEDED: commercial or industrial grade] | -40C to +85C (industrial) |
| 実装タイプ | Surface Mount (PLCC socket compatible) | Through-hole / socket |
| Configuration Memory | Non-volatile EEPROM | — |
| Boundary Scan | JTAG IEEE 1149.1 | — |
| Design Software | MAX+PLUS II / Quartus II (legacy) | — |
| RoHS ステータス | [DATA_NEEDED: per Altera datasheet] | [DATA_NEEDED: rohs status] |
| Usable Gates | — | 6000 |
| Propagation Delay (tPD) | — | 16 ns |
| Supply Voltage (VCC) | — | 4.75 V to 5.25 V (5 V nominal) |
| User I/O | — | 56 |
| Technology | — | CMOS, EEPROM-based configuration |
| Programming Interface | — | JTAG (IEEE 1149.1) / ISP |
| 湿気感度レベル（MSL） | — | MSL-3 (168 hours per fpgalink.com) |
| Lead-Free / Halogen-Free | — | [DATA_NEEDED: lead free status] |
| RoHS3 Compliance | — | ROHS3 Compliant (per fpgalink.com listing) |