EPM9320LC84-20 vs EPM9320ALC84-20 比較
詳細な並列比較: EPM9320LC84-20 メーカー: Altera および EPM9320ALC84-20 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。
仕様比較
| パラメータ | EPM9320LC84-20 | EPM9320ALC84-20 |
|---|---|---|
| ブランド | Altera | Altera |
| カテゴリ | FPGA & CPLD | FPGA & CPLD |
| ライフサイクル状態 | Obsolete | NRND |
| 在庫状況 | In Stock | In Stock |
| 単価（USD） | $9.75 | $10.50 |
| Family | MAX 9000 | MAX 9000 |
| Device Type | CPLD - Complex Programmable Logic Device | EPLD (Erasable Programmable Logic Device) |
| Macrocells | 320 | 320 |
| User I/Os | 60 | — |
| Logic Family | CMOS (EEPROM-based) | — |
| パッケージ | PLCC-84 (Plastic Leaded Chip Carrier) | PLCC-84 |
| Pins | 84 | — |
| Propagation Delay (tPD) | 16 ns | — |
| Internal Counter Frequency | 118 MHz | — |
| 電源電圧 | 5.0 V | 5.0 V |
| 動作温度 | 0 C to 70 C | [DATA_NEEDED: commercial or industrial grade] |
| In-System Programmability | Yes (IEEE 1149.1 JTAG) | — |
| Dedicated Inputs | 4 (global clock / clear / OE) | — |
| Architecture | Multiple Array MatriX (MAX), 3rd generation | — |
| PCI Compliance | PCI Local Bus Specification Rev. 2.2 | — |
| RoHS ステータス | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: per Altera datasheet] |
| Logic Array Blocks (LABs) | — | 16 |
| Maximum User I/Os | — | 212 |
| Pin-to-Pin Delay (tPD) | — | 20 ns |
| Process Technology | — | 0.5 µm CMOS EEPROM |
| Programmability | — | In-system via IEEE 1149.1 JTAG |
| 実装タイプ | — | Surface Mount (PLCC socket compatible) |
| Configuration Memory | — | Non-volatile EEPROM |
| Boundary Scan | — | JTAG IEEE 1149.1 |
| Design Software | — | MAX+PLUS II / Quartus II (legacy) |