EPM9560ARI240-10N vs EPM9560GC280-15 比較

詳細な並列比較: EPM9560ARI240-10N メーカー: Intel および EPM9560GC280-15 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

仕様比較

パラメータ EPM9560ARI240-10N EPM9560GC280-15
ブランド Intel Altera
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 NRND Obsolete
在庫状況 In Stock In Stock
単価(USD) $105.00 $115.00
Family MAX 9000 MAX 9000
Product Type CPLD (Complex Programmable Logic Device) —
Usable Gates 12,000 —
Macrocells 560 —
Logic Array Blocks (LABs) 16 —
User I/Os 216 (per digchip); 191 (per Mouser) —
Maximum Internal Frequency 144.9 MHz (typical); 145 MHz (per digchip) —
Propagation Delay (tPD) 10 ns (-10 speed grade) —
電源電圧 5.0 V nominal (4.5 V min, 5.5 V max) —
Logic Family CMOS, EEPROM-based —
In-System Programmability Yes (5.0 V ISP via JTAG) —
パッケージ 240-pin RQFP (RQFP-240 / PQFP-240) —
実装タイプ Surface Mount Through-Hole
動作温度 -40C to +85C (industrial) —
Architecture Multiple Array MatriX (MAX) - 3rd generation Multiple Array MatriX (MAX)
JTAG (IEEE 1149.1) Yes —
Lead-Free / RoHS [DATA_NEEDED: lead-free / RoHS status not in provided data] —
Device Type — EE PLD (CMOS EEPROM-based CPLD)
Macro Cells — 560
Typical Gates — 12,000
Maximum Operating Frequency — 117.6 MHz
Propagation Delay (tpd) — 15 ns (speed grade -15)
Propagation Delay (alternate datasheet figure) — 16.6 ns
Supply Voltage (VCCINT/VCCIO) — 5.0 V
Operating Temperature (Commercial) — 0C to +70C
Package Type — CPGA-280 (Ceramic Pin Grid Array, 280 pins)
Programmability — In-System Programmable (ISP) via JTAG IEEE 1149.1
Technology — CMOS EEPROM, 0.5 um process (MAX third-gen)
RoHS ステータス — Non-compliant (ceramic CPGA, contains lead)
ライフサイクル状態 — Obsolete (legacy Altera MAX 9000 family)

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼