EPM9560RC208-13 vs EPM9560RC208-18 比較

詳細な並列比較: EPM9560RC208-13 メーカー: Altera および EPM9560RC208-18 メーカー: Altera。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。

Altera
EPM9560RC208-18 EPM9560RC208-18 - MAX 9000 CPLD 560 Macro Cells 5V | Altera

EPM9560RC208-18 - MAX 9000 CPLD 560 Macro Cells 5V | Altera

EPM9560RC208-18 ✗ 生産終了

仕様比較

パラメータ EPM9560RC208-13 EPM9560RC208-18
ブランド Altera Altera
カテゴリ FPGA & CPLD FPGA & CPLD
ライフサイクル状態 Obsolete 製造終了
在庫状況 In Stock In Stock
単価(USD) $0.00 $0.00
Device Family MAX 9000 EPLD MAX 9000 (EPM9560)
Macrocells 560 560 macrocells
Usable Gates 12,000 12,000 gates
Logic Array Blocks (LABs) 20 —
User I/O Pins 208 —
パッケージ 208-pin RQFP (Power Quad Flat Pack) 208-pin RQFP (Power Quad Flat Pack)
Package Code RC208 —
Speed Grade -13 (13 ns pin-to-pin) —
Propagation Delay (tPD) 13 ns 18 ns (speed grade -18)
最大クロック周波数 125 MHz —
電源電圧 5.0 V 5 V
Configuration Technology EEPROM (non-volatile) —
Programming Interface IEEE 1149.1 JTAG —
動作温度範囲 0C to +70C (commercial) —
実装タイプ Surface Mount Surface Mount
RoHS ステータス [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Lead-Free Status [DATA_NEEDED: lead-free status] —
MSLレベル [DATA_NEEDED: MSL level] —
Logic Type — EEPROM-based Complex Programmable Logic Device (CPLD)
Maximum Operating Frequency — 117.6 MHz (family -15 grade reference)
I/O Voltage Compatibility — 3.3 V or 5 V
User I/O Lines — 149 I/O lines
Flip-Flops — 772 flip-flops
Package JESD-30 Code — S-PQFP-G208
Configuration Memory — EEPROM (non-volatile, no external config PROM)
Technology — CMOS
動作温度 — [DATA_NEEDED: operating temperature range]
ライフサイクル状態 — EOL / mature (per Altera product discontinuance notice)

データシート&リソース

すべての製品を閲覧 BOMを作成 見積もり依頼