EPM9560RC210-20 vs EPM9560RC208-21 比較
詳細な並列比較: EPM9560RC210-20 メーカー: Altera および EPM9560RC208-21 メーカー: Intel。主要仕様、電気的特性、パッケージ、ライフサイクルステータス、価格、在庫状況を比較して、設計要件に最適な部品を判断してください。
Intel
EPM9560RC208-21 - MAX 9000 CPLD, 560 Macrocells, 208-Pin RQFP | Intel (Altera)
EPM9560RC208-21 ⚠ ラストタイムバイ仕様比較
| パラメータ | EPM9560RC210-20 | EPM9560RC208-21 |
|---|---|---|
| ブランド | Altera | Intel |
| カテゴリ | FPGA & CPLD | FPGA & CPLD |
| ライフサイクル状態 | ラストバイ | ラストバイ |
| 在庫状況 | In Stock | In Stock |
| 単価（USD） | $60.00 | $22.95 |
| Family | MAX 9000 | MAX 9000 |
| Product Type | CPLD (Complex Programmable Logic Device) | — |
| Macrocells | 560 | 560 |
| Usable Gates | 12,000 | 12,000 |
| Logic Array Blocks (LABs) | 16 | 16 |
| パッケージ | RQFP-210 (Power Quad Flat Pack, 0.5mm pitch) | 208-pin RQFP (Power Quad Flat Pack) |
| Pin-to-Pin Delay (tPD) | 20 ns | — |
| Clock-to-Output (tCO) | 12 ns | — |
| Maximum User I/O | [DATA_NEEDED: 212 I/O per datasheet, package-dependent] | 149 |
| 電源電圧 | 5 V | 5.0 V |
| Process Technology | 0.65 um EEPROM | — |
| In-System Programmability | Yes (MAX+PLUS II flow) | Yes (IEEE Std. 1149.1 JTAG) |
| Boundary-Scan (JTAG) | IEEE Std 1149.1 compliant | — |
| 動作温度 | [DATA_NEEDED: commercial 0C to 70C typical; industrial variants exist] | [DATA_NEEDED: industrial or commercial grade -21 suffix] |
| 実装タイプ | Surface Mount | — |
| RoHS ステータス | RoHS3 Compliant (per supplier listing) | [DATA_NEEDED: confirm RoHS compliance for -21 variant] |
| Architecture | — | Multiple Array MatriX (MAX), third-generation |
| Technology | — | CMOS EEPROM-based |
| Flip-Flops | — | 772 |
| Propagation Delay (speed grade -21) | — | 21 ns (max, per speed grade designation) |
| I/O Voltage Tolerance | — | 3.3 V or 5 V (per variant) |
| Configuration Memory | — | EEPROM (non-volatile) |
| Security Bit | — | Yes (programmable) |