EPC16QC100DM vs EPC16SI16N 비교
다음의 상세 나란히 비교: EPC16QC100DM 제조: Intel 및 EPC16SI16N 제조: Intel. 주요 사양, 전기적 파라미터, 패키징, 수명 주기 상태, 가격 및 재고를 비교하여 설계 요구 사항에 가장 적합한 부품을 결정하십시오.
사양 비교
| 파라미터 | EPC16QC100DM | EPC16SI16N |
|---|---|---|
| 브랜드 | Intel | Intel |
| 카테고리 | Memory ICs | FPGA & CPLD |
| 수명 주기 상태 | NRND | 최종 구매 |
| 재고 상태 | In Stock | In Stock |
| 단가 (USD) | $15.85 | $4.35 |
| 메모리 유형 | Non-volatile Configuration PROM (NOR flash) | Non-volatile flash (enhanced configuration device) |
| Memory Density | 16 Mbit (2 Mbyte) | — |
| Configuration Interface | Serial (SPI-compatible, Altera FPP mode) | — |
| Core Supply Voltage (VCC) | 3.0 V to 3.6 V | — |
| I/O Voltage (VIO) | 2.5 V / 3.3 V selectable | — |
| Output Voltage (VPP) | 1.8 V / 2.5 V / 3.3 V selectable | — |
| Maximum DCLK Frequency | 40 MHz | — |
| Cascadable | Yes (multi-device daisy chain via nCASC) | — |
| In-System Programming | Yes (IEEE 1532 / JTAG) | — |
| Program/Erase Cycles | [DATA_NEEDED: program/erase cycle endurance] | — |
| Data Retention | [DATA_NEEDED: data retention years] | — |
| 동작 온도 범위 | -40 C to +85 C (industrial) | — |
| 패키지 | 100-pin PQFP (QFPA) | 16-pin SOIC (300 mil, 'SI' suffix) |
| Package Code | Q100 + DM suffix | — |
| Lead-Free / RoHS | [DATA_NEEDED: lead-free status] | — |
| Compatible FPGA Families | Stratix, Cyclone, APEX, ACEX | — |
| MSL 레벨 | [DATA_NEEDED: MSL rating] | [DATA_NEEDED: MSL level] |
| 메모리 크기 | — | 16 Mb (16,777,216 bits) |
| 인터페이스 | — | Altera enhanced serial configuration (DCLK, DATA, nCS, nRESET, nSTATUS) |
| Programming Interface | — | JTAG (IEEE 1149.1 boundary scan) |
| Maximum Operating Frequency | — | 40 MHz (fast configuration mode) |
| 동작 공급 전압 | — | 3.3 V (typ) |
| 동작 온도 | — | -40 C to +85 C (industrial, 'SI' suffix) |
| 실장 유형 | — | Surface Mount |
| Lead-Free / Finish | — | Lead-free (matte tin), 'N' suffix |
| RoHS 상태 | — | Compliant |
| In-System Programmability | — | Yes (via JTAG, multiple reprogramming cycles) |
| Compatible FPGA Series | — | Altera Stratix II, Stratix III, Cyclone, Cyclone II, Cyclone III |
| Configuration Daisy-Chaining | — | Supported (multiple devices / multiple FPGAs) |
| On-Chip Charge Pump | — | Integrated (no external VPP required) |