EPM3256AFC256-10N vs EPM3256AQC208-10N 비교

다음의 상세 나란히 비교: EPM3256AFC256-10N 제조: Altera 및 EPM3256AQC208-10N 제조: Altera. 주요 사양, 전기적 파라미터, 패키징, 수명 주기 상태, 가격 및 재고를 비교하여 설계 요구 사항에 가장 적합한 부품을 결정하십시오.

사양 비교

파라미터 EPM3256AFC256-10N EPM3256AQC208-10N
브랜드 Altera Altera
카테고리 FPGA & CPLD FPGA & CPLD
수명 주기 상태 Obsolete Obsolete
재고 상태 In Stock In Stock
단가 (USD) $25.95 $4.62
Family MAX 3000A —
Device Type CPLD (Complex Programmable Logic Device) —
Usable Gates 5,000 gates 10,000
Macrocells 256 —
Maximum User I/O 161 —
Pin-to-Pin Logic Delay 10 ns —
Maximum Counter Frequency 227.3 MHz 227.3 MHz
Core Voltage 3.3 V —
I/O Logic Level Compatibility 5.0 V / 3.3 V / 2.5 V (MultiVolt) —
Programmability EEPROM, in-system programmable (ISP) —
JTAG Interface IEEE 1532 / JTAG (TDI, TDO, TMS, TCK) —
패키지 256-pin FineLine BGA —
Logic Family CMOS —
PCI Compliance PCI Local Bus Specification Rev 2.2 (at -10 grade) —
동작 온도 0 C to 70 C (commercial) 0C to +70C (Commercial)
Series — MAX 3000A
Programmable Type — In-System Programmable (EEPROM)
Number of Macrocells — 256
Number of Logic Elements/Blocks — 16 LABs
Number of I/O Pins — 161 (158 user I/O per Arrow listing)
Propagation Delay (tpd) — 10 ns (max)
Supply Voltage - Internal — 3.0 V to 3.6 V (3.3 V typical)
패키지 / 케이스 — 208-BFQFP / 208-PQFP (28x28 mm)
실장 유형 — Surface Mount
ISP Compliance — IEEE Std. 1532
Boundary Scan — IEEE Std. 1149.1 (JTAG)
I/O Tolerance — 5 V tolerant, MultiVolt interface
RoHS 상태 — [DATA_NEEDED: lead-free status - non-RoHS suffix 'N' typically indicates lead-free finish, but datasheet not present in data]

데이터시트 & 자료

모든 제품 보기 BOM 생성 견적 요청