EPM7128SQC100-7F vs EPM7128SQC100-10N 비교

다음의 상세 나란히 비교: EPM7128SQC100-7F 제조: Altera 및 EPM7128SQC100-10N 제조: Altera. 주요 사양, 전기적 파라미터, 패키징, 수명 주기 상태, 가격 및 재고를 비교하여 설계 요구 사항에 가장 적합한 부품을 결정하십시오.

사양 비교

파라미터 EPM7128SQC100-7F EPM7128SQC100-10N
브랜드 Altera Altera
카테고리 FPGA & CPLD FPGA & CPLD
수명 주기 상태 Obsolete 활성
재고 상태 In Stock In Stock
단가 (USD) $9.75 $14.95
Family MAX 7000S MAX 7000
Logic Elements / Blocks 8 LABs —
Number of Macrocells 128 —
Number of Usable Gates 2,500 —
Maximum Operating Frequency 125 MHz —
Pin-to-Pin Delay (tPD) 7.5 ns —
Number of User I/O 84 —
Supply Voltage (VCCINT) 4.75 V to 5.25 V (5 V nominal) 5 V (4.75 V to 5.25 V)
Programmable Type In-System Programmable (ISP), EEPROM —
JTAG Boundary-Scan Yes (IEEE 1149.1 BST) —
Open-Drain Output Option Yes —
동작 온도 0 °C to 70 °C (Commercial) -40C to +85C (industrial)
패키지 100-pin PQFP (SQC100), surface-mount 100-pin PQFP (BQFP)
실장 유형 Surface Mount Surface Mount
Lead-Free (Pb-Free) Yes (matte-tin, '-F' suffix) —
RoHS 상태 [DATA_NEEDED: confirmed from manufacturer] —
메모리 유형 Non-volatile (EEPROM configuration) —
Device Type — CPLD (Complex Programmable Logic Device)
Macro Cells — 128
Usable Gates — 2,500
Logic Array Blocks (LABs) — 8 (16 macro cells each)
User I/O Pins — 84
Propagation Delay (tPD) — 10 ns
Maximum Frequency — 100 MHz
I/O Voltage Tolerance — 3.3 V or 5 V (MultiVolt interface)
Configuration Memory — EEPROM (non-volatile)
Programming Interface — JTAG (IEEE Std 1149.1), 4-pin
Lead-Free / RoHS Status — Lead-free (N suffix)
Architecture Generation — Second-generation MAX

데이터시트 & 자료

모든 제품 보기 BOM 생성 견적 요청