EPM9560GC280-20N vs EPM9560GC280-20 비교

다음의 상세 나란히 비교: EPM9560GC280-20N 제조: Altera 및 EPM9560GC280-20 제조: Altera. 주요 사양, 전기적 파라미터, 패키징, 수명 주기 상태, 가격 및 재고를 비교하여 설계 요구 사항에 가장 적합한 부품을 결정하십시오.

사양 비교

파라미터 EPM9560GC280-20N EPM9560GC280-20
브랜드 Altera Altera
카테고리 FPGA & CPLD FPGA & CPLD
수명 주기 상태 NRND Obsolete
재고 상태 In Stock In Stock
단가 (USD) $285.00 $360.00
Family MAX 9000 MAX 9000
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Architecture Multiple Array MatriX (MAX), 3rd generation —
Technology CMOS EEPROM-based —
Usable Gates 6,000 to 12,000 12,000
Macrocells 560 560
User I/O Pins 212 —
Pin-to-Pin Delay (tPD) 20 ns —
Maximum Counter Frequency 144 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V —
I/O Voltage 3.3 V or 5 V (configurable) 3.3 V or 5.0 V configurable
In-System Programmability Yes (5.0-V ISP via IEEE 1149.1 JTAG) —
패키지 280-pin CPGA (Ceramic Pin Grid Array) 280-pin CPGA (Ceramic Pin Grid Array)
Configuration Memory EEPROM (non-volatile, instant-on) —
PCI Compliance Yes —
동작 온도 [DATA_NEEDED: industrial/commercial grade] [DATA_NEEDED: commercial/industrial/military grade]
RoHS 상태 [DATA_NEEDED] [DATA_NEEDED: CPGA package historically contains Pb; likely non-compliant]
Maximum User I/O — 212
Pin-to-Pin Delay — 20 ns (speed grade -20)
Counter Frequency (max) — 100 MHz
Supply Voltage (VCCINT) — 4.75 V to 5.25 V (5.0 V nominal)
Process Technology — CMOS EEPROM
In-System Programming — Yes, via IEEE 1149.1 JTAG
실장 유형 — Through-Hole (CPGA socket)

데이터시트 & 자료

모든 제품 보기 BOM 생성 견적 요청