EPM9560RC-15 vs EPM9560GC280-15 비교

다음의 상세 나란히 비교: EPM9560RC-15 제조: Altera 및 EPM9560GC280-15 제조: Altera. 주요 사양, 전기적 파라미터, 패키징, 수명 주기 상태, 가격 및 재고를 비교하여 설계 요구 사항에 가장 적합한 부품을 결정하십시오.

사양 비교

파라미터 EPM9560RC-15 EPM9560GC280-15
브랜드 Altera Altera
카테고리 FPGA & CPLD FPGA & CPLD
수명 주기 상태 최종 구매 Obsolete
재고 상태 In Stock In Stock
단가 (USD) $30.10 $115.00
Family MAX 9000 MAX 9000
Device Type CPLD (Complex Programmable Logic Device) EE PLD (CMOS EEPROM-based CPLD)
Macrocells 560 —
Usable Gates 12,000 —
Logic Array Blocks (LABs) 16 (40 macrocells each) —
Maximum User I/O Pins 191 —
Pin-to-Pin Delay (tPD1) 15 ns —
Supply Voltage (VCCINT) 4.75 V to 5.25 V (5.0 V nominal) —
동작 온도 0 C to +70 C (commercial) —
패키지 240-pin RQFP (32x32 mm) —
실장 유형 Surface Mount Through-Hole
Programming Interface IEEE Std. 1149.1 JTAG (ISP) —
Process Technology CMOS EEPROM —
Architecture Multiple Array MatriX (MAX) - third generation Multiple Array MatriX (MAX)
RoHS 상태 [DATA_NEEDED: RoHS status] Non-compliant (ceramic CPGA, contains lead)
In-System Programmability Yes (5.0 V ISP via JTAG) —
Macro Cells — 560
Typical Gates — 12,000
Maximum Operating Frequency — 117.6 MHz
Propagation Delay (tpd) — 15 ns (speed grade -15)
Propagation Delay (alternate datasheet figure) — 16.6 ns
Supply Voltage (VCCINT/VCCIO) — 5.0 V
Operating Temperature (Commercial) — 0C to +70C
Package Type — CPGA-280 (Ceramic Pin Grid Array, 280 pins)
Programmability — In-System Programmable (ISP) via JTAG IEEE 1149.1
Technology — CMOS EEPROM, 0.5 um process (MAX third-gen)
수명 주기 상태 — Obsolete (legacy Altera MAX 9000 family)

데이터시트 & 자료

모든 제품 보기 BOM 생성 견적 요청