EPM9560RC240-12 vs EPM9560RC240-1O 비교

다음의 상세 나란히 비교: EPM9560RC240-12 제조: Altera 및 EPM9560RC240-1O 제조: Intel. 주요 사양, 전기적 파라미터, 패키징, 수명 주기 상태, 가격 및 재고를 비교하여 설계 요구 사항에 가장 적합한 부품을 결정하십시오.

사양 비교

파라미터 EPM9560RC240-12 EPM9560RC240-1O
브랜드 Altera Intel
카테고리 FPGA & CPLD FPGA & CPLD
수명 주기 상태 Obsolete 최종 구매
재고 상태 In Stock In Stock
단가 (USD) $9.95 $51.07
Family MAX 9000 (EPM9560) MAX 9000
Device Type EE PLD / CPLD —
Macrocells 560 560
Flip-Flops 772 —
User I/O Pins 191 —
Logic Array Blocks (LABs) 20 35
Maximum Propagation Delay (tPD) 13.4 ns —
Speed Grade -12 (13.4 ns tPD) —
Maximum Operating Frequency (estimated) ~76 MHz registered —
Core Supply Voltage (VCCINT) 5 V —
I/O Logic Levels 3.3 V or 5 V (configurable) —
패키지 PQFP-240 (RC240) 0.500 mm pitch, gull-wing RQFP-240 (240-pin Reduced-height QFP)
실장 유형 Surface Mount Surface Mount
Configuration Memory EEPROM (non-volatile) —
Programming Interface IEEE 1149.1 JTAG —
Process Technology CMOS CMOS EEPROM, 0.65 um
동작 온도 [DATA_NEEDED: operating temperature grade] —
RoHS 상태 [DATA_NEEDED: RoHS compliance] Compliant (per Altera/Intel product page)
Usable Gates — 12,000
Maximum User I/O Pins — 216
Propagation Delay (tPD) — 12 ns (typ, -1 speed grade)
Global Setup Time (tFSU) — 3.0 ns
Clock-to-Output (tFCO) — 4.8 ns
Maximum Internal Frequency (fCNT) — 145 MHz
Supply Voltage (VCC) — 5.0 V
Operating Temperature (Grade) — -40C to +85C (industrial, "-1O" suffix)
Programming — In-system programmable via IEEE 1149.1 JTAG
Architecture — Multiple Array MatriX (MAX), third generation
Lead-Free — Yes

데이터시트 & 자료

모든 제품 보기 BOM 생성 견적 요청