5M80ZT100A5N vs 5M80ZT100C5N Comparação

Comparação detalhada lado a lado de 5M80ZT100A5N por Altera e 5M80ZT100C5N por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro 5M80ZT100A5N 5M80ZT100C5N
Marca Altera Intel
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Ativo Ativo
Status do estoque In Stock In Stock
Preço unitário (USD) $1,85 $4,10
Family MAX V —
Macro Cells 64 —
Logic Elements / LABs 8 Logic Array Blocks (LABs) —
Maximum User I/O 80 (in TQFP-100 package) —
Pin-to-Pin Propagation Delay (tPD) 7.5 ns —
Maximum Internal Frequency (fMAX) 118.3 MHz —
Core Supply Voltage (VCCINT) 1.8 V —
I/O Bank Supply Voltage (VCCIO) 1.2 V / 1.5 V / 1.8 V / 2.5 V / 3.3 V (multi-voltage banks) —
User Flash Memory (UFM) 8 Kbits (typical for MAX V 64-macrocell device) —
Configuration Memory Non-volatile, on-chip flash Non-volatile Flash
Programming Interface JTAG (IEEE 1149.1 / IEEE 1532) JTAG (IEEE 1149.1)
Temperatura de junção de operação -40 C to +125 C (automotive/industrial grade) —
Encapsulamento 100-pin TQFP (T100) —
Tipo de montagem Surface Mount Surface Mount
Nível MSL 3 (per JEDEC J-STD-020) —
Status RoHS Compliant Compliant
Automotive Qualification AEC-Q100 (A5N suffix) —
Supply Current (typical) [DATA_NEEDED: Icc typical] —
Global Clock Networks 4 —
Lead-Free / Halogen-Free Yes / Yes (per Altera lead-free roadmap) —
Manufacturer — Intel (formerly Altera)
Series — MAX V
Device Type — CPLD (Complex Programmable Logic Device)
Logic Elements — 80
Macrocells — 64
Pin-to-Pin Delay (tPD) — 7.5 ns
User I/Os — 79
User Flash Memory — 8 Kbits
Package Type — 100-pin TQFP (T100)
Temperatura de operação — 0C to +85C (commercial)
Core Voltage — 1.71 V to 1.89 V
I/O Voltage (VCCIO) — 1.2 V to 3.3 V LVCMOS/LVTTL
Lead-Free — Yes

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação