A42MX16-PQG100A vs A42MX16-PQ100IX39 Comparação
Comparação detalhada lado a lado de A42MX16-PQG100A por Microchip Technology e A42MX16-PQ100IX39 por Microchip Technology. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.
Microchip Technology
A42MX16-PQG100A - 24K Gate 5V FPGA 100-BQFP | Microchip
A42MX16-PQG100A ✓ AtivoMicrochip Technology
A42MX16-PQ100IX39 - 24K Gate MX FPGA | Microchip | 100-Pin PQFP
A42MX16-PQ100IX39 ✓ AtivoComparação de especificações
| Parâmetro | A42MX16-PQG100A | A42MX16-PQ100IX39 |
|---|---|---|
| Marca | Microchip Technology | Microchip Technology |
| Categoria | FPGA & CPLD | FPGA & CPLD |
| Status do ciclo de vida | Ativo | Ativo |
| Status do estoque | In Stock | In Stock |
| Preço unitário (USD) | $0,00 | $31,90 |
| Family | MX (42MX) FPGA | MX (40MX and 42MX) |
| System Gates | 24000 | — |
| Logic Cells | 608 | 1232 |
| User I/O | 83 | — |
| Tensão de alimentação | 5.0 V | 5.0 V |
| Maximum Frequency | 153 MHz | — |
| Process Technology | 0.45 um CMOS | — |
| Programming Technology | Antifuse (one-time programmable) | — |
| Encapsulamento | 100-BQFP (PQFP) | 100-pin PQFP |
| Tipo de montagem | Surface Mount | — |
| Grade | Automotive (A suffix) | — |
| Temperatura de operação | [DATA_NEEDED: operating temperature range] | — |
| Packaging | Tray | — |
| Configuration | Self-contained (no external config memory) | Antifuse (non-volatile) |
| Design Security | High (OTP antifuse, no bitstream exposure) | — |
| Status RoHS | Lead free (per distributor listing) | Compliant |
| Design Software | Microchip Libero SoC | — |
| Equivalent System Gates | — | 24000 |
| Configurable Logic Blocks (CLBs) | — | 608 |
| User I/O Pins | — | 83 |
| Frequência máxima de clock | — | 56 MHz |
| Faixa de temperatura de operação | — | -40°C to +85°C (industrial) |
| Terminal Pitch | — | 0.635 mm |
| PCI Compliance | — | PCI Local Bus Specification version 2.1 |
| On-Chip Operation | — | 200 MHz |
| Clock-to-Output | — | 6.1 ns |
| JTAG Boundary Scan | — | IEEE Standard 1149.1 |