EP20K400CF672I9 vs EP20K400CF672I8 Comparação
Comparação detalhada lado a lado de EP20K400CF672I9 por Intel e EP20K400CF672I8 por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.
Comparação de especificações
| Parâmetro | EP20K400CF672I9 | EP20K400CF672I8 |
|---|---|---|
| Marca | Intel | Intel |
| Categoria | FPGA & CPLD | FPGA & CPLD |
| Status do ciclo de vida | Obsolete | Obsolete |
| Status do estoque | In Stock | In Stock |
| Preço unitário (USD) | $120,00 | $0,00 |
| Family | APEX 20KC | APEX 20KC |
| Logic Elements | 16,640 cells | — |
| System Gates | 400,000 | 400,000 |
| Maximum Operating Frequency | 250 MHz | — |
| Embedded RAM | 212,992 bits | — |
| Embedded System Blocks (ESBs) | 104 | — |
| Maximum User I/O Pins | [DATA_NEEDED: max user I/O count] | — |
| Process Technology | 0.15 µm CMOS | 0.15 µm CMOS |
| Core Voltage | 1.8 V | — |
| I/O Voltage | 1.8 V / 3.3 V (MultiVolt) | — |
| Encapsulamento | 672-ball FC-FBGA (FineLine BGA) | — |
| Package Pitch | 1.0 mm | — |
| Temperatura de operação | -40°C to +85°C (Industrial) | — |
| Speed Grade | I9 (Industrial) | I8 |
| Nível de sensibilidade à umidade (MSL) | 3 | — |
| Terminal Finish | e0 (Tin-Lead, per JESD-609) | — |
| Status RoHS | Non-compliant (e0 terminal finish indicates SnPb) | [DATA_NEEDED: RoHS compliance] |
| Series | — | EP20K400 |
| Manufacturer | — | Intel (formerly Altera) |
| Device Type | — | FPGA - Field Programmable Gate Array |
| Logic Elements / Cells | — | 16,640 |
| Embedded Memory (RAM bits) | — | 212,992 |
| Number of Logic Macros | — | 1664 |
| User I/O Pins | — | 488 |
| Supply Voltage - Core | — | 1.8 V |
| I/O Voltage (MultiVolt) | — | 1.5 V / 1.8 V / 2.5 V / 3.3 V |
| Maximum Internal Frequency | — | 301.21 MHz |
| Package Type | — | 672-pin FC-FBGA (FineLine BGA) |
| Operating Temperature (Industrial) | — | -40 °C to +100 °C |
| Tipo de montagem | — | Surface Mount (BGA) |
| Configuration Method | — | Passive Serial / Active Serial / JTAG (IEEE 1149.1) |
| PLLs | — | 4 |
| Nível MSL | — | [DATA_NEEDED: MSL moisture sensitivity level] |