EP20K400EFC672-3N vs EP20K400FC672-3V Comparação
Comparação detalhada lado a lado de EP20K400EFC672-3N por Intel e EP20K400FC672-3V por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.
Comparação de especificações
| Parâmetro | EP20K400EFC672-3N | EP20K400FC672-3V |
|---|---|---|
| Marca | Intel | Altera |
| Categoria | FPGA & CPLD | FPGA & CPLD |
| Status do ciclo de vida | NRND | Obsolete |
| Status do estoque | In Stock | In Stock |
| Preço unitário (USD) | $171,00 | $152,00 |
| Family | APEX 20KE | APEX 20KC |
| Series | APEX 20K | APEX-20KC |
| Device Type | FPGA - Field Programmable Gate Array | FPGA (Field Programmable Gate Array) |
| System Gates | 1,052,000 | 400000 |
| Logic Elements | 16,640 | — |
| Logic Array Blocks (LABs) | 1,664 macros | — |
| Embedded RAM (EAB/ESB bits) | 212,992 bits | — |
| User I/O Pins | 488 | — |
| Encapsulamento | 672-BBGA (FC-FBGA) | — |
| Contagem de pinos | 672 | — |
| Propagation Delay | 2.5 ns | — |
| Core Supply Voltage | 1.71 V to 1.89 V (1.8 V nominal) | — |
| I/O Supply Voltage | 2.5 V | — |
| Temperatura de operação | 0 °C to +85 °C (commercial) | [DATA_NEEDED: operating temperature range] |
| Speed Grade | -3 | -3 |
| Technology | CMOS, 0.18 µm (per APEX 20KE family) | — |
| PLL Count | 4 | — |
| Architecture | MultiCore (LUT + Embedded System Blocks) | — |
| Status RoHS | [DATA_NEEDED: specific RoHS status - likely non-compliant given part age] | [DATA_NEEDED: RoHS status] |
| Logic Elements / Cells | — | 16640 |
| Total RAM Bits | — | 212992 |
| Number of I/O | — | 502 |
| Number of LABs/CLBs | — | 1664 |
| Number of Logic Elements | — | 16640 |
| Supply Voltage (Core) | — | 1.71 V to 1.89 V |
| Tipo de montagem | — | Surface Mount |
| Encapsulamento / Caixa | — | 672-BBGA, FCBGA |
| Supplier Device Package | — | 672-FBGA (27x27) |
| Process Technology | — | 0.22 µm |
| Maximum Internal Frequency | — | 167 MHz (typical) |
| Pin-to-Pin Delay | — | 3.6 ns |
| Programmability Type | — | In-system (JTAG IEEE 1149.1) |