EP2A40F672C6 vs EP2A40F672C9 Comparação

Comparação detalhada lado a lado de EP2A40F672C6 por Altera e EP2A40F672C9 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EP2A40F672C6 EP2A40F672C9
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Última compra
Status do estoque In Stock In Stock
Preço unitário (USD) $105,00 $62,00
Family APEX II APEX II
Device EP2A40 —
Logic Elements (typical) 40,000 —
Maximum System Gates [DATA_NEEDED: maximum system gates] —
Embedded System Blocks (ESBs) [DATA_NEEDED: ESB count] —
Maximum User I/O Pins [DATA_NEEDED: max user I/O count] —
Encapsulamento 672-ball FineLine BGA (FBGA-672) 672-BBGA, FC-FBGA (FineLine)
Speed Grade C6 (commercial) —
Temperatura de operação Commercial (0C to +85C) 0 °C to 85 °C (commercial)
Process Technology 0.18-micron CMOS 0.15 µm all-layer copper, up to 8 metal layers
Configuration Memory SRAM-based —
JTAG Support Yes (IEEE 1149.1) —
PLL Support Yes —
Tipo de montagem Surface Mount (BGA) Surface Mount
Status RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Lead-Free [DATA_NEEDED: lead-free status] —
Lifecycle Obsolete / EOL (per Intel/Altera product discontinuation notice) —
Device Family — APEX II PLD
Logic Elements / Cells — 38,400
System Gates — 1.5 M
Macros — 2,560
User I/Os — 492
Número de pinos — 672
Package Size — 27 mm × 27 mm, 1 mm ball pitch
Core Voltage — 1.5 V
Logic Family — CMOS
Propagation Delay — 1.55 ns
Internal Speed Grade — 366 MHz
I/O Standards Supported — True-LVDS, LVPECL, PCML, HyperTransport

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação