EP3SE260H780C4LN vs EP3SE260H780C3N Comparação

Comparação detalhada lado a lado de EP3SE260H780C4LN por Intel e EP3SE260H780C3N por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Intel
EP3SE260H780C4LN EP3SE260H780C4LN - Stratix III E FPGA 255K LE 780-FCBGA | Intel

EP3SE260H780C4LN - Stratix III E FPGA 255K LE 780-FCBGA | Intel

EP3SE260H780C4LN ⚠ Última compra

Comparação de especificações

Parâmetro EP3SE260H780C4LN EP3SE260H780C3N
Marca Intel Intel
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Última compra Ativo
Status do estoque In Stock In Stock
Preço unitário (USD) $11.950,00 $1.325,00
Family Stratix III E —
Logic Elements 255,000 —
Embedded Memory 16,672,768 bits (16.67 Mbit) —
Logic Array Blocks (LABs) 10,200 —
Embedded Multipliers (18x18) 384 —
User I/O Count 488 —
Encapsulamento 780-ball FCBGA (FineLine BGA) 780-BBGA, FCBGA (H780)
Speed Grade C4 (commercial, moderate speed) —
Temperatura de operação 0C to +85C (commercial) 0 °C to +85 °C (C grade, commercial)
Core Voltage (VCC) 1.0 V —
I/O Voltage (VCCIO) 1.2 V / 1.5 V / 1.8 V / 2.5 V / 3.3 V (bank-dependent) —
Auxiliary Voltage (VCCPD/VCCPT) 2.5 V / 3.0 V —
PLLs 8 —
Global Clock Networks 16 —
Process Node 40 nm TSMC —
Configuration Modes FPP, AS, PS, JTAG —
Status RoHS Compliant Compliant (lead-free 'N' suffix)
Nível MSL 3 (168 hours) —
Series — Stratix® III E
Logic Elements (LE) — 255,000
Embedded Memory (bits) — 16,672,768
Number of LABs/CLBs — 10,200
User I/Os — 488
Number of Pins / Balls — 780
Tipo de montagem — Surface Mount
Process Technology — 40 nm CMOS
Maximum Core Frequency — [DATA_NEEDED: maximum core frequency MHz]
Supply Voltage (VCCINT) — [DATA_NEEDED: VCCINT nominal V]
Transceivers — [DATA_NEEDED: number of embedded transceivers and max data rate]
DSP Blocks — [DATA_NEEDED: number of DSP blocks and precision]
Nível de sensibilidade à umidade (MSL) — [DATA_NEEDED: MSL level per JEDEC J-STD-020]
Configuration Method — SRAM-based, configured via JTAG / passive / active serial / fast passive parallel
Design Toolchain — Altera Quartus II (legacy); Intel Quartus Prime

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação