EP610PC-15 vs EP610DC-10 Comparação

Comparação detalhada lado a lado de EP610PC-15 por Altera e EP610DC-10 por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EP610PC-15 EP610DC-10
Marca Altera Intel
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida NRND Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $17,50 $7,95
Family Classic EPLD —
Device Type EPLD (Erasable Programmable Logic Device) —
Usable Gates 300 gates —
Macrocells 16 16
Logic Delay (tPD) 15 ns (pin-to-pin, -15 speed grade) —
Maximum Counter Frequency 100 MHz (per family datasheet) —
Pipelined Data Rate Up to 100 MHz —
Supply Voltage (VCC) 5 V (single supply) —
Technology CMOS CMOS, EPROM-based (UV-erasable)
Architecture PAL-type, sum-of-products AND/OR array —
TTL Emulation 100% TTL compatible —
Encapsulamento PDIP-24 (plastic DIP, 24-pin) 24-pin CDIP (Ceramic DIP, windowed)
Contagem de pinos 24 pins —
Temperatura de operação [DATA_NEEDED: operating temperature range] 0C to +70C (commercial)
Tipo de montagem Through-Hole (DIP) Through-Hole
Status RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: not stated in verified web data]
Development Tool Altera MAX+PLUS II —
Logic Test Circuitry On-board for AC/DC verification —
Device Family — Altera Classic EPLD
Maximum Pipelined Data Rate — 100 MHz
Pin-to-Pin Propagation Delay (tpd) — 10 ns
Speed Grade — -10
Tensão de alimentação — 5 V (single supply)
I/O Pins — [DATA_NEEDED: exact I/O count for CDIP-24 variant]
Logic Elements — 16 macrocells (programmable AND/OR array)
Configuration Memory — UV-erasable EPROM
Reprogrammable — Yes (UV erase window on package)

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação