EP910ILC-12 vs EP910DC-30 Comparação
Comparação detalhada lado a lado de EP910ILC-12 por Intel e EP910DC-30 por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.
Comparação de especificações
| Parâmetro | EP910ILC-12 | EP910DC-30 |
|---|---|---|
| Marca | Intel | Intel |
| Categoria | FPGA & CPLD | FPGA & CPLD |
| Status do ciclo de vida | NRND | Obsolete |
| Status do estoque | In Stock | In Stock |
| Preço unitário (USD) | $12,40 | $15,60 |
| Product Type | Classic EPLD (Erasable Programmable Logic Device) | — |
| Family | Altera EP910 Classic EPLD | Classic EPLD (EP910 series) |
| Number of Macrocells | 24 | — |
| Usable Gates | 450 (typical) | — |
| Propagation Delay (tPD) | 12 ns (max) | 30 ns (max) |
| Supply Voltage (VCC) | 4.75 V to 5.25 V | — |
| Nominal Supply | 5 V | — |
| Memory Technology | UV-erasable CMOS EPROM | — |
| Encapsulamento | 28-PLCC (J-Lead, 11.5 x 11.5 mm) | DIP-40 (through-hole, 600 mil) |
| Tipo de montagem | Surface Mount | Through-Hole |
| Temperatura de operação | -40 °C to +85 °C (industrial grade, 'I' suffix) | 0C to +70C (commercial) |
| Configuration Storage | Non-volatile EPROM (instant-on) | — |
| Programming Method | Altera programming algorithm (serial/parallel master-slave) | UV-Erasable / OTP |
| Nível MSL | [DATA_NEEDED: MSL level] | — |
| Status RoHS | [DATA_NEEDED: RoHS status] | — |
| Número de pinos | 28 | — |
| Feedback Paths | 16 dedicated | — |
| Architecture | — | PAL-type AND-OR sum-of-products, CMOS |
| Gate Count | — | 900 usable gates |
| Macrocells | — | 24 |
| Clock Frequency (fCNT) | — | 33.3 MHz |
| Dedicated Inputs | — | 36 |
| Outputs (Macrocells) | — | 24 |
| External Clock Pins | — | 2 (CLK1, CLK2) |
| Tensão de alimentação | — | 5 V |
| Process Technology | — | CMOS |