EP910ILC-50 vs EP910ILC-25 Comparação
Comparação detalhada lado a lado de EP910ILC-50 por Intel e EP910ILC-25 por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.
Comparação de especificações
| Parâmetro | EP910ILC-50 | EP910ILC-25 |
|---|---|---|
| Marca | Intel | Intel |
| Categoria | FPGA & CPLD | FPGA & CPLD |
| Status do ciclo de vida | Obsolete | Obsolete |
| Status do estoque | In Stock | In Stock |
| Preço unitário (USD) | $10,85 | $9,95 |
| Family | Altera Classic EPLD | EP910 Classic EPLD |
| Macrocells | 24 | 24 |
| Usable Gates | 900 (typical) | — |
| Maximum Frequency | [DATA_NEEDED: fMAX value from datasheet] | — |
| Pin-to-Pin Delay (tpd) | 50 ns | — |
| Supply Voltage (VCC) | 5 V (typical) | — |
| User I/O Pins | 24 | 36 |
| Dedicated Input Pins | 12 | — |
| Encapsulamento | PLCC-44 (J-lead) | 44-pin JLCC (windowed ceramic) |
| Tipo de montagem | Surface Mount (socket-compatible) | Surface Mount |
| Technology | CMOS EPROM, UV-erasable | CMOS EPROM (UV-erasable) |
| Temperatura de operação | 0C to +70C (commercial) | -40C to +85C (industrial) |
| Programming Cycles | 100 (minimum) | — |
| Boundary Scan | IEEE 1149.1 JTAG (selected speed grades) | — |
| Status RoHS | [DATA_NEEDED: RoHS compliance status] | non_compliant (ceramic windowed package) |
| Propagation Delay (tPD) | — | 25 ns |
| Internal Frequency (fMAX) | — | [DATA_NEEDED: fMAX rating] |
| Logic Blocks | — | Sum-of-products AND/OR array |
| Configuration Memory | — | Non-volatile EPROM (windowed ceramic) |
| Tensão de alimentação | — | 5 V |
| Development Tool | — | Altera MAX+PLUS II (legacy) |
| Status do ciclo de vida | — | Obsolete - last time buy was late 1990s |