EPM3064ATC-100-10N vs EPM3064AT100-10N Comparação
Comparação detalhada lado a lado de EPM3064ATC-100-10N por Altera e EPM3064AT100-10N por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.
Comparação de especificações
| Parâmetro | EPM3064ATC-100-10N | EPM3064AT100-10N |
|---|---|---|
| Marca | Altera | Altera |
| Categoria | FPGA & CPLD | FPGA & CPLD |
| Status do ciclo de vida | Ativo | NRND |
| Status do estoque | In Stock | In Stock |
| Preço unitário (USD) | $2,20 | $5,45 |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Macro Cells | 64 | — |
| Logic Array Blocks (LABs) | 2 | 4 |
| User I/O Pins | 66 | 66 |
| Usable Gates (min) | 600 | — |
| Usable Gates (typical) | 1,250 | — |
| Pin-to-Pin Delay (tPD) | 10 ns | — |
| Counter Frequency (fCNT) | 227.3 MHz | — |
| Supply Voltage (VCCINT) | 3.3 V | 3.3 V |
| In-System Programmability | Yes (IEEE 1532 / JTAG 1149.1) | — |
| Programming Interface | 4-pin JTAG (TCK/TMS/TDI/TDO) | JTAG (IEEE Std. 1149.1) with pin-locking |
| Encapsulamento | TQFP-100 | TQFP-100 (T100), 14 mm x 14 mm |
| Tipo de montagem | Surface Mount | — |
| Temperatura de operação | 0C to +70C (commercial) | — |
| Status RoHS | Compliant | [DATA_NEEDED: RoHS compliance status] |
| Macrocells | — | 64 |
| Usable Gates | — | 1,250 |
| Speed Grade | — | -10 (10 ns pin-to-pin delay) |
| I/O Bank Voltage | — | 3.3 V |
| 5 V Tolerant Inputs | — | Yes (via clamping diodes) |
| Configuration Memory | — | EEPROM (non-volatile) |
| ISP Compliance | — | IEEE Std. 1532 |
| Boundary-Scan Test (BST) | — | IEEE Std. 1149.1 compliant |
| Operating Temperature (Commercial) | — | 0C to +70C |
| Lead-Free | — | [DATA_NEEDED: lead-free finish] |