EPM3064ATC100-10N vs EPM3064ATC100-10 Comparação

Comparação detalhada lado a lado de EPM3064ATC100-10N por Altera e EPM3064ATC100-10 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM3064ATC100-10N EPM3064ATC100-10
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Ativo NRND
Status do estoque In Stock In Stock
Preço unitário (USD) $2,43 $2,85
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 64 64
Logic Array Blocks (LABs) 2 —
Maximum User I/O Pins 66 —
Usable Gates 1,250 —
Pin-to-Pin Delay (tPD) 10 ns —
Supply Voltage (VCCINT) 3.3 V (3.0 V to 3.6 V) 3.3 V
In-System Programmability Yes - IEEE Std. 1149.1 JTAG, IEEE Std. 1532 IEEE Std. 1149.1 (JTAG) and IEEE Std. 1532 compliant
Boundary-Scan Test (BST) Yes - JTAG compliant —
Configuration Memory Non-volatile EEPROM —
Program/Erase Cycles 100 minimum —
MultiVolt I/O Yes - 1.8 V / 2.5 V / 3.3 V / 5 V tolerant —
Temperatura de operação 0C to +70C (commercial) —
Encapsulamento 100-pin TQFP TQFP-100 (100-pin Thin Quad Flat Pack)
Tipo de montagem Surface Mount —
Status RoHS Compliant (lead-free) [DATA_NEEDED: RoHS compliance]
Logic Gates — 1250 gates
Logic Array Blocks — 2
User I/O Pins — 34
Propagation Delay (tPD) — 10 ns
Process Technology — CMOS EEPROM
Global Clock Signals — 2 (with optional inversion)
Output Enable Signals — 6 or 10 pin- or logic-driven
Output Slew-Rate Control — Programmable
Operating Temperature Grade — Commercial
MultiVolt I/O Support — 1.5V / 1.8V / 2.5V / 3.3V interfaces

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação