EPM3128ATC100-7N vs EPM3128ATC100-10NS Comparação

Comparação detalhada lado a lado de EPM3128ATC100-7N por Intel e EPM3128ATC100-10NS por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM3128ATC100-7N EPM3128ATC100-10NS
Marca Intel Intel
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida NRND Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $3,52 $6,50
Family MAX 3000A MAX 3000A
Macro Cells 128 128
Usable Gates Up to 10,000 —
Number of I/Os 80 —
Number of Logic Array Blocks (LABs) [DATA_NEEDED: LAB count] —
Propagation Delay (tPD) 7.5 ns —
Counter Frequency (max) 227.3 MHz —
Supply Voltage - Core 3.3 V —
I/O Interface Levels 5.0 V / 3.3 V / 2.5 V (MultiVolt I/O) —
In-System Programmability Yes (IEEE 1532 / JTAG) —
Program Memory Type EEPROM (non-volatile) —
Temperatura de operação 0C to +70C (Commercial) [DATA_NEEDED: operating temperature range]
Encapsulamento TQFP-100 (100-pin TQFP, fine-line BGA-256 noted in third-party listings) TQFP-100
Tipo de montagem Surface Mount Surface Mount
Logic Family CMOS —
Speed Grade -7 —
Status RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance status]
Device Type — CPLD (Complex Programmable Logic Device)
User I/Os — 80
Contagem de pinos — 100
Pin-to-Pin Logic Delay (tPD) — 10 ns
Counter Frequency (fCNT) — up to 227.3 MHz
Supply Voltage - Core (VCCINT) — 3.3 V
Supply Voltage - I/O (VCCIO) — 3.3 V or 2.5 V (5.0 V-tolerant inputs)
Logic-Level Compatibility — 5.0 V, 3.3 V, 2.5 V
Programmability — In-system (ISP), IEEE Std. 1532
Boundary Scan — IEEE 1149.1 JTAG
Configuration Memory — EEPROM (non-volatile)
Lead-Free — [DATA_NEEDED: lead-free status]

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação