EPM3128ATC144-10N vs EPM3128ATC144-5 Comparação

Comparação detalhada lado a lado de EPM3128ATC144-10N por Intel e EPM3128ATC144-5 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM3128ATC144-10N EPM3128ATC144-5
Marca Intel Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Ativo Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $6,56 $4,85
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macro Cells 128 —
Usable Gates 2,500 (up to 10,000 for full family) —
Logic Array Blocks (LABs) 8 —
User I/Os 96 —
Propagation Delay (tPD) 10 ns (speed grade -10) 7.5 ns
Counter Frequency (fCNT) 98 MHz —
Supply Voltage (VCCINT/VCCIO) 3.3 V —
MultiVolt I/O Support 3.3 V / 2.5 V / 1.8 V —
Configuration Memory EEPROM (in-system programmable, non-volatile) —
Encapsulamento 144-pin TQFP TQFP-144 (Plastic, 1.0 mm pitch, 22x22 mm)
Tipo de montagem Surface Mount —
Temperatura de operação 0 °C to +70 °C (commercial) 0C to +70C (Commercial)
JTAG (IEEE 1149.1) Yes (BST + pin-locking) —
ISP (IEEE 1532) Yes —
Logic Family — CMOS
Number of Macrocells — 128
Number of Logic Array Blocks (LABs) — 8
Number of User I/Os — 96
Device System Gates — 2500
Product Terms per Macrocell — 32
Maximum Internal Frequency — 192.3 MHz
Number of Global Clocks — 2
Program Memory Type — EEPROM (non-volatile)
Supply Voltage (Core) — 3.3 V
Multi-Volt I/O Voltage — 2.5 V / 3.3 V / 5.0 V tolerant
In-System Programmability — Yes (IEEE Std. 1532 compliant)
JTAG / IEEE 1149.1 — Yes (boundary-scan + ISP)
Process Technology — 0.30 um CMOS EEPROM, 4 metal layers
Status RoHS — Not Compliant (per Arrow distributor listing)
ECCN — EAR99
HTS Code — 8542.31.00.55

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação