EPM3512AFC256-20 vs EPM3512AFC256-21 Comparação

Comparação detalhada lado a lado de EPM3512AFC256-20 por Altera e EPM3512AFC256-21 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM3512AFC256-20 EPM3512AFC256-21
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete NRND
Status do estoque In Stock In Stock
Preço unitário (USD) $9,75 $18,75
Family MAX 3000A —
Macrocells 512 —
Typical Usable Gates 10,000 —
Speed Grade -20 (20 ns tPD) —
Encapsulamento 256-ball FBGA (Fine-pitch BGA) FBGA-256 (FineLine BGA)
Contagem de pinos 256 —
Operating Voltage (VCCINT) 3.3 V (3.0 V to 3.6 V) —
I/O Voltage (VCCIO) 2.5 V or 3.3 V (5.0 V tolerant inputs) —
I/O Standards LVTTL, LVCMOS, 2.5 V, 3.3 V, 5.0 V tolerant —
Program Memory Type EEPROM (non-volatile) —
In-System Programmability Yes (JTAG IEEE 1149.1) —
JTAG Support Yes (boundary-scan + ISP) —
Tipo de montagem Surface Mount Surface Mount (BGA)
Temperatura de operação [DATA_NEEDED: operating temperature range] -40C to +85C (industrial)
Status RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS compliance status]
Nível MSL [DATA_NEEDED: MSL moisture sensitivity level] —
Configuration Memory Internal EEPROM —
Device Family — MAX 3000A
Logic Elements / Macrocells — 512 macrocells
Usable Gates — 10,000
Logic Array Blocks (LABs) — 16
Maximum Operating Frequency — 87 MHz
Supply Voltage - Core (VCCINT) — 3.3 V
I/O Supply Voltage (VCCIO) — 2.5 V / 3.3 V / 5.0 V (multi-volt I/O)
Programmable Pins (max) — [DATA_NEEDED: maximum user I/O pin count]
Programming Interface — JTAG / IEEE Std. 1532 ISP
Tipo de memória — Non-volatile EPROM/EEPROM cell array
Lead-Free — [DATA_NEEDED: lead-free status]

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação