EPM3512AFC256-20 vs EPM3512AFC256-21 비교

다음의 상세 나란히 비교: EPM3512AFC256-20 제조: Altera 및 EPM3512AFC256-21 제조: Altera. 주요 사양, 전기적 파라미터, 패키징, 수명 주기 상태, 가격 및 재고를 비교하여 설계 요구 사항에 가장 적합한 부품을 결정하십시오.

사양 비교

파라미터 EPM3512AFC256-20 EPM3512AFC256-21
브랜드 Altera Altera
카테고리 FPGA & CPLD FPGA & CPLD
수명 주기 상태 Obsolete NRND
재고 상태 In Stock In Stock
단가 (USD) $9.75 $18.75
Family MAX 3000A —
Macrocells 512 —
Typical Usable Gates 10,000 —
Speed Grade -20 (20 ns tPD) —
패키지 256-ball FBGA (Fine-pitch BGA) FBGA-256 (FineLine BGA)
핀 수 256 —
Operating Voltage (VCCINT) 3.3 V (3.0 V to 3.6 V) —
I/O Voltage (VCCIO) 2.5 V or 3.3 V (5.0 V tolerant inputs) —
I/O Standards LVTTL, LVCMOS, 2.5 V, 3.3 V, 5.0 V tolerant —
Program Memory Type EEPROM (non-volatile) —
In-System Programmability Yes (JTAG IEEE 1149.1) —
JTAG Support Yes (boundary-scan + ISP) —
실장 유형 Surface Mount Surface Mount (BGA)
동작 온도 [DATA_NEEDED: operating temperature range] -40C to +85C (industrial)
RoHS 상태 [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: RoHS compliance status]
MSL 레벨 [DATA_NEEDED: MSL moisture sensitivity level] —
Configuration Memory Internal EEPROM —
Device Family — MAX 3000A
Logic Elements / Macrocells — 512 macrocells
Usable Gates — 10,000
Logic Array Blocks (LABs) — 16
Maximum Operating Frequency — 87 MHz
Supply Voltage - Core (VCCINT) — 3.3 V
I/O Supply Voltage (VCCIO) — 2.5 V / 3.3 V / 5.0 V (multi-volt I/O)
Programmable Pins (max) — [DATA_NEEDED: maximum user I/O pin count]
Programming Interface — JTAG / IEEE Std. 1532 ISP
메모리 유형 — Non-volatile EPROM/EEPROM cell array
Lead-Free — [DATA_NEEDED: lead-free status]

데이터시트 & 자료

모든 제품 보기 BOM 생성 견적 요청