EPM3512AFC256-23 vs EPM3512AFC256-10 Comparação
Comparação detalhada lado a lado de EPM3512AFC256-23 por Altera e EPM3512AFC256-10 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.
Altera
EPM3512AFC256-23 - MAX 3000A CPLD, 512 Macrocells, 256-BGA | Altera
EPM3512AFC256-23 Obsolete
Comparação de especificações
| Parâmetro | EPM3512AFC256-23 | EPM3512AFC256-10 |
|---|---|---|
| Marca | Altera | Altera |
| Categoria | FPGA & CPLD | FPGA & CPLD |
| Status do ciclo de vida | Obsolete | NRND |
| Status do estoque | In Stock | In Stock |
| Preço unitário (USD) | $15,75 | $17,50 |
| Family | MAX 3000A | MAX 3000A |
| Macrocells | 512 | 512 |
| Usable Gates | 10,000 | 10,000 |
| Logic Array Blocks (LABs) | 16 (32 macrocells each) | 16 |
| Maximum Operating Frequency | 178.6 MHz | — |
| Propagation Delay (tPD) | 5.5 ns | — |
| Pin-to-Pin Delay | 23 ns | — |
| Supply Voltage (VCCINT) | 3.3 V | 3.3 V |
| I/O Supply Voltage (VCCIO) | 2.5 V / 3.3 V / 5.0 V (MultiVolt) | — |
| User I/O Pins | [DATA_NEEDED: user I/O count for FC256] | — |
| Encapsulamento | 256-ball FineLine BGA (FC256), 17 mm x 17 mm | 256-pin FBGA |
| Programming Interface | JTAG (IEEE Std. 1149.1) / ISP | — |
| Process Technology | 0.30 µm CMOS EEPROM | — |
| Temperatura de operação | [DATA_NEEDED: operating temperature grade] | — |
| Tipo de montagem | Surface Mount (BGA) | Surface Mount |
| Maximum I/O Pins | — | 208 |
| Pin-to-Pin Delay (tPD) | — | 10 ns |
| Maximum Counter Frequency | — | 87 MHz |
| I/O Voltage Tolerance | — | 5-V tolerant |
| Programmable Technology | — | CMOS EEPROM |
| In-System Programmability | — | Yes (IEEE Std. 1149.1 JTAG / IEEE Std. 1532) |
| Faixa de temperatura de operação | — | [DATA_NEEDED: industrial/commercial operating temperature range] |
| Contagem de pinos | — | 256 |
| Status RoHS | — | unknown |
| Architecture | — | MAX (Multiple Array matriX) EEPROM-based |