EPM3512AQC208-10N vs EPM3512AQC208-3 Comparação

Comparação detalhada lado a lado de EPM3512AQC208-10N por Intel e EPM3512AQC208-3 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM3512AQC208-10N EPM3512AQC208-3
Marca Intel Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Última compra
Status do estoque In Stock In Stock
Preço unitário (USD) $42,80 $27,80
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 512 512
Usable Gates Up to 10,000 —
Logic Array Blocks (LABs) 16 16 (32 macrocells each)
User I/Os 172 —
Encapsulamento 208-pin PQFP (Plastic Quad Flat Pack) PQFP-208
Tensão de alimentação 3.3 V —
Pin-to-Pin Delay 4.5 ns (-10 speed grade) —
Maximum Internal Frequency 227.3 MHz —
Speed Grade -10 -3
Process Technology CMOS EEPROM —
In-System Programming IEEE Std. 1149.1 JTAG, IEEE Std. 1532 —
Boundary-Scan Test (BST) Built-in, IEEE 1149.1 compliant —
I/O Standards MultiVolt (1.8V / 2.5V / 3.3V) —
Temperatura de operação 0 C to 70 C (commercial) [DATA_NEEDED: industrial/commercial grade range]
Status RoHS [DATA_NEEDED: RoHS status not in verified web data] [DATA_NEEDED: confirm from datasheet]
Maximum User I/O Pins — 172
Supply Voltage - Core (VCCINT) — 3.3 V
I/O Bank Supply Voltage (VCCIO) — 2.5 V / 3.3 V / 5.0 V (multiVolt)
In-System Programmability — Yes (IEEE Std. 1532 compliant)
Boundary-Scan Test — Yes (IEEE Std. 1149.1 / JTAG)
Program/Erase Cycles — 100 minimum [DATA_NEEDED: exact datasheet figure]
Non-Volatile Configuration — Yes (EEPROM-based)
Tipo de montagem — Surface Mount
Nível MSL — [DATA_NEEDED: moisture sensitivity level]

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação