EPM3512AQC208-2 vs EPM3512AQC208-10S Comparação

Comparação detalhada lado a lado de EPM3512AQC208-2 por Altera e EPM3512AQC208-10S por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM3512AQC208-2 EPM3512AQC208-10S
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $18,75 $9,75
Family MAX 3000A MAX 3000A
Macrocells 512 512
User I/O Pins 172 —
Logic Array Blocks (LABs) 16 32 (16 macrocells each)
Speed Grade -2 -10 (tPD1 = 7.5 ns)
Encapsulamento PQFP-208 (QC) 208-pin FineLine BGA-256
Supply Voltage (Core) 3.3 V —
Output Drive Voltage 2.5 V / 3.3 V programmable —
Input Voltage Tolerance 2.5 V / 3.3 V / 5.0 V —
Process Technology 0.30 µm EEPROM EEPROM-based CMOS
Program/Erase Endurance 100 cycles (typical) 100 cycles minimum
In-System Programmability Yes (IEEE 1149.1 JTAG) —
User I/O Banks 4 —
Faixa de temperatura de operação Commercial (0C to +70C) —
Tipo de montagem Surface Mount —
Status RoHS Non-compliant (legacy PQFP) [DATA_NEEDED: rohs_status]
Lead-Free No (SnPb lead finish) —
Security Bit Yes (programmable) —
Device Type — CPLD (Complex Programmable Logic Device)
Usable Gates — 1750
User I/Os — 208
Propagation Delay (tPD1) — 7.5 ns (pin-to-pin)
Supply Voltage - VCCINT (internal) — 3.3 V
Supply Voltage - VCCIO (I/O) — 2.5 V, 3.3 V, or 5.0 V (MultiVolt)
Programming Technology — CMOS EEPROM
In-System Programmability (ISP) — Yes (IEEE Std. 1149.1 JTAG)
PCI Compliance — Yes (PCI Local Bus Specification Rev 2.2)
Temperatura de operação — 0C to +70C (commercial)
Boundary-Scan (JTAG) — Yes (1149.1 compliant)
Logic Family — CMOS

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação