EPM3512AQC20810 vs EPM3512AQC208-10N Comparação

Comparação detalhada lado a lado de EPM3512AQC20810 por Altera e EPM3512AQC208-10N por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM3512AQC20810 EPM3512AQC208-10N
Marca Altera Intel
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $16,80 $42,80
Family MAX 3000A MAX 3000A
Logic Type CPLD (EEPROM-based, non-volatile) —
Macro Cells 512 —
User I/Os 172 172
Logic Array Blocks (LABs) 16 16
Usable Gates (equivalent) 10000 —
Encapsulamento 208-pin PQFP (PQ208) 208-pin PQFP (Plastic Quad Flat Pack)
Speed Grade -10 (tPD = 10 ns) -10
Propagation Delay (tPD) 10 ns —
Maximum Internal Frequency 132 MHz 227.3 MHz
Core Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 3.3 V —
In-System Programmability Yes (IEEE 1149.1 JTAG, 3.3 V ISP) —
PCI Compliance PCI Local Bus Specification Revision 2.2 compliant —
Operating Temperature (commercial) 0 °C to +70 °C —
Process Technology 0.30 µm CMOS EEPROM CMOS EEPROM
Configuration Memory On-chip EEPROM, non-volatile, 100+ cycles, 10+ year retention —
Status RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status not in verified web data]
Device Type — CPLD (Complex Programmable Logic Device)
Macrocells — 512
Usable Gates — Up to 10,000
Tensão de alimentação — 3.3 V
Pin-to-Pin Delay — 4.5 ns (-10 speed grade)
In-System Programming — IEEE Std. 1149.1 JTAG, IEEE Std. 1532
Boundary-Scan Test (BST) — Built-in, IEEE 1149.1 compliant
I/O Standards — MultiVolt (1.8V / 2.5V / 3.3V)
Temperatura de operação — 0 C to 70 C (commercial)

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação