EPM3512AQI20810 vs EPM3512AQI208-10N Comparação

Comparação detalhada lado a lado de EPM3512AQI20810 por Intel e EPM3512AQI208-10N por Intel. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM3512AQI20810 EPM3512AQI208-10N
Marca Intel Intel
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida NRND Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $21,10 $12,90
Family MAX 3000A MAX 3000A
Macrocells 512 —
Usable Gates 10,000 —
Logic Array Blocks (LABs) 16 (32 macrocells each) 12
Maximum User I/O Pins 172 —
Pin-to-Pin Propagation Delay (tPD) 10 ns —
Internal fMAX (logic feedback) 87 MHz —
Supply Voltage (VCCINT) 3.0 V to 3.6 V —
MultiVolt I/O Interface 1.8 V / 2.5 V / 3.3 V / 5.0 V compatible —
Encapsulamento 208-pin PQFP (PQ208) —
Tipo de montagem Surface Mount Surface Mount
Process Technology 0.30 µm CMOS EEPROM —
In-System Programmability IEEE Std. 1149.1 JTAG + IEEE Std. 1532 —
Temperatura de operação -40 °C to +85 °C (Industrial, "I" suffix) 0C to 70C
Lead-Free / RoHS Contains lead / RoHS non-compliant (per Altera datasheet marking) —
Device Type — CPLD (Complex Programmable Logic Device)
Logic Family — CMOS EEPROM-based
Macro Cells — 512
User I/Os — 172 (max), 208-pin package
Propagation Delay (tPD) — 10 ns
Tensão de alimentação — 3.3 V
I/O Standards — MultiVolt (2.5 V / 3.3 V / 5 V tolerant)
Package Type — PQFP-208 (FINE LINE BGA-style 256-pin land)
Pins — 256 (package), 208 used
Programming Interface — JTAG (IEEE 1149.1) / ISP (IEEE 1532)
Compliance — RoHS status unknown from data
Boundary Scan — Built-in BST (IEEE 1149.1)
Configuration Memory — On-chip EEPROM, non-volatile

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação