EPM5016DC-17 vs EPM5032DC-2 Comparação

Comparação detalhada lado a lado de EPM5016DC-17 por Altera e EPM5032DC-2 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM5016DC-17 EPM5032DC-2
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $16,20 $8,75
Family MAX 5000 —
Macrocells 16 32
Logic Elements [DATA_NEEDED: LE count for MAX 5000 family] —
User I/O Pins (max) 24 —
Propagation Delay (tPD) 17 ns —
Counter Frequency (fCNT) 67 MHz —
Supply Voltage (VCC) 5 V 5 V (single supply, +/-5%)
I/O Standard TTL-compatible —
Process Technology 0.75 micron CMOS EEPROM —
Encapsulamento Ceramic DIP-24 (DC suffix) 20-pin CDIP (Ceramic DIP)
Contagem de pinos 24 —
Tipo de montagem Through-hole Through-Hole (DIP)
Temperatura de operação 0C to +70C (commercial) 0C to +70C (commercial grade)
In-System Programmability Yes (ByteBlaster / BitBlaster) —
Configuration Memory On-chip EEPROM (non-volatile) EPROM (one-time programmable per generation; UV-erasable variants exist)
Status RoHS [DATA_NEEDED: confirmed compliance status from manufacturer] [DATA_NEEDED: RoHS compliance - CDIP package typically pre-RoHS]
Product Type — CPLD (Complex Programmable Logic Device)
Series — MAX 5000
Usable Gates (typical) — 600
Logic Array Blocks (LABs) — 4
Speed Grade — -2 (tPD ~25 ns, commercial)
Programmable Pins / I/O — 20 pins (JEDEC-standard 0.300" ceramic DIP)
Programming Interface — Altera ByteBlaster / parallel-port JTAG-style ISP
Interconnect — Programmable Interconnect Array (PIA) with deterministic timing
Nível MSL — Not applicable (through-hole hermetic ceramic)

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação