EPM5032JC-20 vs EPM5032LC-25 Comparação
Comparação detalhada lado a lado de EPM5032JC-20 por Altera e EPM5032LC-25 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.
Comparação de especificações
| Parâmetro | EPM5032JC-20 | EPM5032LC-25 |
|---|---|---|
| Marca | Altera | Altera |
| Categoria | FPGA & CPLD | FPGA & CPLD |
| Status do ciclo de vida | Obsolete | NRND |
| Status do estoque | In Stock | In Stock |
| Preço unitário (USD) | $9,75 | $8,20 |
| Product Type | UV-erasable Programmable Logic Device (PLD) | — |
| Family | MAX 5000 | — |
| Macrocells | 32 | 32 |
| Logic Array Blocks (LABs) | 1 | — |
| Product Terms (P-terms) | 320 | — |
| Propagation Delay (tPD) | 20 ns | 25 ns |
| Frequência máxima de clock | 62.5 MHz | — |
| Setup Time | 10 ns | — |
| I/O Lines | 16 (bidirectional) | — |
| Dedicated Inputs | 8 | 7 |
| Total Inputs | 24 | 24 (7 dedicated + 16 I/O used as input) |
| Encapsulamento | 68-pin JLCC (windowed ceramic) | 28-pin PLCC (JEDEC S-PQCC-J28), 1.27 mm pitch |
| Process Technology | CMOS | — |
| Erase Method | UV (12V VPP + ultraviolet exposure) | — |
| Programming Voltage (VPP) | 12 V | — |
| Architecture | PAL-type AND-OR array with PIA interconnect | PAL-type EPLD (Erasable Programmable Logic Device) |
| Status do ciclo de vida | Obsolete (legacy Altera MAX 5000) | — |
| Device Family | — | MAX 5000 |
| Technology | — | CMOS, UV-erasable / OTP |
| Product Terms | — | 320 |
| I/O Pins | — | 16 bidirectional |
| Maximum Internal Frequency | — | 62.5 MHz |
| Supply Voltage (VCC) | — | 5 V ±10% (4.5 V to 5.5 V) |
| I/O Standard | — | 5 V CMOS |
| Temperatura de operação | — | 0 °C to +70 °C (commercial, "LC" suffix) |
| Tipo de montagem | — | Surface Mount, socket-compatible |
| Configuration Cell | — | Programmable interconnect array (PIA), OTP / UV-erasable |
| Status RoHS | — | Not RoHS compliant (legacy Altera product) |