EPM5128JC vs EPM5128LC-1 Comparação

Comparação detalhada lado a lado de EPM5128JC por Altera e EPM5128LC-1 por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM5128JC EPM5128LC-1
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $9,75 $8,20
Product Family MAX 5000 —
Device Type EPLD / CPLD —
Macrocell Count 128 —
Propagation Delay (tPD) 35 ns —
Logic Elements Programmable AND/OR/XOR array —
Supply Voltage (VCC) 5 V (typical) 5 V (±10%)
Número de pinos 68 —
Package Type PLCC-68 (JLCC) ceramic, J-leaded 68-pin J-lead ceramic chip carrier (PLCC windowed)
Dedicated Inputs 8 7
User I/O Pins [DATA_NEEDED: user I/O pin count] —
Configuration Memory UV-erasable EPROM (windowed package) —
Programming Interface Altera MAX+PLUS II / A+PLUS / legacy programmer —
Temperatura de operação Commercial 0C to +70C 0C to +70C (commercial)
Tipo de montagem Surface Mount (PLCC socket or solder) Surface Mount (J-lead PLCC socket compatible)
Boundary Scan JTAG IEEE 1149.1 (family feature) —
Process Technology CMOS EPROM CMOS EPROM, UV-erasable
Status RoHS [DATA_NEEDED: RoHS status - legacy part] [DATA_NEEDED: RoHS status]
Lead-Free [DATA_NEEDED: lead-free status] [DATA_NEEDED: lead-free status]
Family — MAX 5000
Logic Elements / Macrocells — 128 macrocells
Number of Usable Gates — [DATA_NEEDED: usable gates]
Bidirectional I/O Pins — 52
Total User I/O — 60 (max)
Propagation Delay (tpd) — 30 ns
Programmability — UV-erasable / OTP (windowed package)
JTAG Support — IEEE 1149.1 boundary-scan

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação