EPM5128LC-1 vs EPM5128JC Comparação

Comparação detalhada lado a lado de EPM5128LC-1 por Altera e EPM5128JC por Altera. Compare especificações principais, parâmetros elétricos, encapsulamento, status do ciclo de vida, preços e disponibilidade para determinar o melhor componente para os requisitos do seu projeto.

Comparação de especificações

Parâmetro EPM5128LC-1 EPM5128JC
Marca Altera Altera
Categoria FPGA & CPLD FPGA & CPLD
Status do ciclo de vida Obsolete Obsolete
Status do estoque In Stock In Stock
Preço unitário (USD) $8,20 $9,75
Family MAX 5000 —
Logic Elements / Macrocells 128 macrocells —
Number of Usable Gates [DATA_NEEDED: usable gates] —
Dedicated Inputs 7 8
Bidirectional I/O Pins 52 —
Total User I/O 60 (max) —
Propagation Delay (tpd) 30 ns —
Supply Voltage (VCC) 5 V (±10%) 5 V (typical)
Process Technology CMOS EPROM, UV-erasable CMOS EPROM
Programmability UV-erasable / OTP (windowed package) —
Package Type 68-pin J-lead ceramic chip carrier (PLCC windowed) PLCC-68 (JLCC) ceramic, J-leaded
Temperatura de operação 0C to +70C (commercial) Commercial 0C to +70C
JTAG Support IEEE 1149.1 boundary-scan —
Tipo de montagem Surface Mount (J-lead PLCC socket compatible) Surface Mount (PLCC socket or solder)
Status RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status - legacy part]
Lead-Free [DATA_NEEDED: lead-free status] [DATA_NEEDED: lead-free status]
Product Family — MAX 5000
Device Type — EPLD / CPLD
Macrocell Count — 128
Propagation Delay (tPD) — 35 ns
Logic Elements — Programmable AND/OR/XOR array
Número de pinos — 68
User I/O Pins — [DATA_NEEDED: user I/O pin count]
Configuration Memory — UV-erasable EPROM (windowed package)
Programming Interface — Altera MAX+PLUS II / A+PLUS / legacy programmer
Boundary Scan — JTAG IEEE 1149.1 (family feature)

Fichas técnicas e recursos

Ver todos os produtos Criar BOM Solicitar cotação